頭條 銀湖資本完成對Altera的51%股權(quán)收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 國產(chǎn)FPGA市場格局及進(jìn)展 近幾年FPGA作為“中國強芯”戰(zhàn)略產(chǎn)品的重頭戲之一，國內(nèi)FPGA廠商如紫光同創(chuàng)、復(fù)旦微電子、華微電子、中電科58所、航天772所所、京微雅格、高云半導(dǎo)體、上海安路、西安智多晶、上海遨格芯等，雖然積累了一定的技術(shù)和產(chǎn)業(yè)基礎(chǔ)，在FPGA國產(chǎn)化有所突破，但產(chǎn)品還未能進(jìn)入主流市場，與國際巨頭存在較大的差距，不論從產(chǎn)品性能、功能、功耗、軟件、應(yīng)用支撐上都有差距。接下來就讓我們跟進(jìn)一下這些企業(yè)的最新進(jìn)展。 發(fā)表于：5/25/2018 AI進(jìn)醫(yī)療行業(yè)不容易，療效好才能生存 原國家衛(wèi)生計生委副主任、中國衛(wèi)生信息與健康醫(yī)療大數(shù)據(jù)學(xué)會會長金小桃曾提到，“國務(wù)院提出要把健康產(chǎn)業(yè)培育成我國國民經(jīng)濟重要支柱產(chǎn)業(yè)，如果按照GDP的15％計算，我國健康產(chǎn)業(yè)規(guī)模將達(dá)到數(shù)十萬億人民幣。”在這個龐大的市場里，以AI為支點的數(shù)字健康經(jīng)濟將為中國健康產(chǎn)業(yè)騰飛貢獻(xiàn)力量。 發(fā)表于：5/24/2018 自動駕駛汽車在變道前需要做哪些計算 改變車道對人類駕駛員來說很簡單。對自動駕駛汽車來說，卻并非如此。自動駕駛汽車并不使用大腦灰質(zhì)和肌肉記憶，而是通過編程、人工智能和車載感知系統(tǒng)（如激光、攝像頭和雷達(dá)）換道。就此，外媒就自動駕駛車輛在轉(zhuǎn)彎時在想什么采訪了四家公司：初創(chuàng)公司Drive.ai、創(chuàng)業(yè)公司nuTonomy、優(yōu)步（Uber）和Waymo。 發(fā)表于：5/24/2018 音視頻矩陣可以實現(xiàn)的功能有哪些？ 常用接口有RCA接口（蓮花頭），BNC接口、綠色端子。通俗的說，就是將進(jìn)入AV矩陣切換器的多路復(fù)合視頻信號中的任意一路顯示到你制定的顯示器上和多路立體聲音頻信號中的任意一路傳輸?shù)侥阒贫ǖ囊繇懴到y(tǒng)中。 發(fā)表于：5/24/2018 這家初創(chuàng)公司要實現(xiàn)將AI映射至NOR閃存的全新架構(gòu)能成功嗎？ 有幾十個工程師擠在美國德州奧斯汀(Austin)近郊重劃區(qū)的咖啡店與美容院之間，探索運算技術(shù)的新方向──這是一家名為Mythic的新創(chuàng)公司。 發(fā)表于：5/23/2018 中美已就解決中興問題達(dá)成一致 中美兩國就解決中興通訊公司問題的大致路徑達(dá)成一致。 發(fā)表于：5/23/2018 基于RO電路變化PUF的FPGA實現(xiàn) 現(xiàn)代密碼協(xié)議規(guī)定只有授權(quán)參與者才可以獲得密鑰和訪問信息的權(quán)限。然而，通過侵入系統(tǒng)泄露密碼的方法層出不窮，給現(xiàn)代信息安全造成嚴(yán)重的威脅。對此問題，PUF不可克隆的優(yōu)點，為信息安全提供了進(jìn)一步的保障。例如：RO PUF、Arbiter PUF、SRAM PUF。通過把物理信息集成到電路設(shè)計從而實現(xiàn)PUF的設(shè)計，與現(xiàn)有RO PUF相比，PISO移位寄存器的運用減少了更多的硬件資源。由4位激勵能夠產(chǎn)生16位隨機響應(yīng)，大大增加了激勵響應(yīng)對的數(shù)目，而且通過FPGA測得內(nèi)部漢明距離是符合要求的。 發(fā)表于：5/22/2018 中國3D打印產(chǎn)業(yè)盤點：京津冀全國領(lǐng)先 2017年，國內(nèi)桌面3D打印機出貨量增長27%，其中約95%是個人或桌面打印機，其平均價格低于1000美元。總體來看，3D打印桌面級市場競爭已經(jīng)“白熱化”，加上利潤低、精度差、實用性欠佳，其天花板效應(yīng)明顯。 發(fā)表于：5/21/2018 FPGA重點知識13條，助你構(gòu)建完整“邏輯觀”之二 FPGA的全局時鐘應(yīng)該是從晶振分出來的，最原始的頻率。其他需要的各種頻率都是在這個基礎(chǔ)上利用PLL或者其他分頻手段得到的。 發(fā)表于：5/21/2018 FPGA重點知識13條，助你構(gòu)建完整“邏輯觀”之三 Tcko為D觸發(fā)器開始采樣瞬間到D觸發(fā)器采樣的數(shù)據(jù)開始輸出的時間；Tlogic為中間的組合邏輯的延時；Tnet為走線的延時；Tsetup為D觸發(fā)器的建立時間；Tclk_skew為時鐘偏移，偏移的原因是因為時鐘到達(dá)前后兩個D觸發(fā)器的路線不是一樣長。 發(fā)表于：5/21/2018 ?…124125126127128129130131132133…?
