99riav在线,99re亚洲国产精品,天堂av中文在线资源库

頭條

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對(duì) Altera 51% 股權(quán)的收購(gòu)，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對(duì) Altera 未來(lái)良好發(fā)展充滿信心。

萬(wàn)人FPGA大賽正式開(kāi)賽

2017/8/1，蘇州--2017年8月1日，由與非網(wǎng)、愛(ài)板網(wǎng)、摩爾吧聯(lián)合主辦，Mouser、Lattice、蘇州思得普公司贊助的2017年萬(wàn)人FPGA挑戰(zhàn)大賽正式啟動(dòng)，此次大賽的主題為“只有更寬容的平臺(tái)，才能造就更強(qiáng)大的人才”，重點(diǎn)面向有意向?qū)W習(xí)FPGA的各大高校學(xué)生以及電子愛(ài)好者。

發(fā)表于：8/4/2017

各顯神通集成電路創(chuàng)新人才匯聚濱海新區(qū)

我國(guó)擁有著全球最大的集成電路市場(chǎng)，同時(shí)也對(duì)集成電路設(shè)計(jì)、應(yīng)用創(chuàng)新高端人才有著極大的需求。在市場(chǎng)需求拉動(dòng)及國(guó)家相關(guān)政策的支持下，我國(guó)集成電路產(chǎn)業(yè)呈現(xiàn)出穩(wěn)步發(fā)展的態(tài)勢(shì)。日前，第七屆“大學(xué)生集成電路設(shè)計(jì)?應(yīng)用創(chuàng)新大賽” 京津冀分賽區(qū)總決賽在天津泰達(dá)雙創(chuàng)示范區(qū)舉行。本次大賽是由由工業(yè)和信息化部人才交流中心、北京市教委指導(dǎo)，北京電子學(xué)會(huì)、IEEE中國(guó)、北方芯云科技聯(lián)合主辦的集成電路人才培養(yǎng)領(lǐng)域全國(guó)知名賽事。

發(fā)表于：8/3/2017

第七屆大學(xué)生集成電路設(shè)計(jì)?應(yīng)用創(chuàng)新大賽京津冀分賽區(qū)決賽在天津泰達(dá)舉行

第七屆大學(xué)生集成電路設(shè)計(jì)?應(yīng)用創(chuàng)新大賽是由由工業(yè)和信息部人才交流中心、北京市教委指導(dǎo)，北京電子學(xué)會(huì)，IEEE中國(guó)，北方芯云科技聯(lián)合主辦的集成電路人才培養(yǎng)領(lǐng)域全國(guó)知名賽事。大賽自2011年首次舉辦至今，已經(jīng)成功召開(kāi)六屆，吸引了國(guó)內(nèi)近百所高校，數(shù)千名電子工程專業(yè)的學(xué)子參賽，現(xiàn)已成為集成電路教育領(lǐng)域的年度盛事。大賽旨在建設(shè)教育界與工業(yè)界的交流平臺(tái)，開(kāi)展人才對(duì)接，項(xiàng)目合作，業(yè)內(nèi)論壇等服務(wù)活動(dòng)，合作共贏，推進(jìn)中國(guó)集成電路事業(yè)發(fā)展。

發(fā)表于：8/1/2017

基于FPGA的CMOS相機(jī)實(shí)時(shí)數(shù)據(jù)處理設(shè)計(jì)

針對(duì)CMOS圖像傳感器輸出的LVDS串行數(shù)據(jù)在傳輸過(guò)程中因數(shù)據(jù)無(wú)法對(duì)齊引起誤碼率升高，圖像分辨率降低問(wèn)題，提出一種基于現(xiàn)場(chǎng)可編程門陣列FPGA的CMOS相機(jī)實(shí)時(shí)數(shù)據(jù)處理研究方案。采用VHDL硬件語(yǔ)言，對(duì)數(shù)據(jù)處理進(jìn)行模塊化設(shè)計(jì)，確保高速數(shù)據(jù)的正確采樣，減少誤碼產(chǎn)生。經(jīng)軟件仿真及實(shí)測(cè)表明：該方案設(shè)計(jì)合理，系統(tǒng)運(yùn)行穩(wěn)定可靠，解決了高分辨率圖像在高速傳輸中的數(shù)據(jù)校正問(wèn)題，輸出的圖像輪廓清晰、無(wú)斑點(diǎn)。

發(fā)表于：8/1/2017

FPGA設(shè)計(jì)需注意的方方面面

不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號(hào)完整性和其他的一些關(guān)鍵設(shè)計(jì)問(wèn)題。不過(guò)，你不必獨(dú)自面對(duì)這些挑戰(zhàn)，因?yàn)樵诋?dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會(huì)面對(duì)這些問(wèn)題，而且他們已經(jīng)提出了一些將令你的設(shè)計(jì)工作變得更輕松的設(shè)計(jì)指導(dǎo)原則和解決方案。

發(fā)表于：7/20/2017

基于FPGA的交通視頻快速去霧系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)霧天交通監(jiān)控視頻圖像退化問(wèn)題，提出了一種基于FPGA架構(gòu)的霧天交通視頻圖像快速去霧系統(tǒng)。首先將采集到的實(shí)時(shí)圖像數(shù)據(jù)緩存到SDRAM中，然后在亮度分量基礎(chǔ)上估計(jì)傳播圖，最后基于大氣散射模型復(fù)原清晰圖像。該系統(tǒng)利用FPGA并行運(yùn)算處理能力強(qiáng)、邏輯資源豐富等特性，針對(duì)PAL制式640×480彩色圖像，處理速度為60幀/s。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)在保證輸出視頻質(zhì)量的前提下達(dá)到了很好的去霧效果。

發(fā)表于：7/11/2017

FPGA火力支持百度強(qiáng)化機(jī)器學(xué)習(xí)布局

中國(guó)搜索引擎大廠百度已將人工智能、機(jī)器學(xué)習(xí)視為公司未來(lái)發(fā)展的主要方向，并對(duì)相關(guān)領(lǐng)域進(jìn)行大量投資。為了強(qiáng)化其公有云服務(wù)支持人工智能算法的能力，該公司在其全新公有云加速服務(wù)器中部署了賽靈思（Xilinx）的FPGA。百度FPGA云端服務(wù)器是百度云推出的一項(xiàng)全新服務(wù)，其采用高效的賽靈思Kintex FPGA、工具和軟件，能滿足發(fā)展及部署于包含機(jī)器學(xué)習(xí)和數(shù)據(jù)安全等硬件加速的數(shù)據(jù)中心應(yīng)用需求。

發(fā)表于：7/11/2017

基于FPGA的GPS基帶產(chǎn)生與控制模塊設(shè)計(jì)

全球定位系統(tǒng)（GPS）基帶信號(hào)可以用于導(dǎo)航定位設(shè)備的研發(fā)、性能測(cè)試以及生成式欺騙干擾信號(hào)的產(chǎn)生。針對(duì)一種基于現(xiàn)場(chǎng)可編程門陣列（FPGA）的GPS基帶信號(hào)產(chǎn)生與控制模塊進(jìn)行研究，主要通過(guò)硬件電路設(shè)計(jì)和軟件代碼編寫，利用FPGA生成C/A碼、P碼，利用直接數(shù)字式頻率合成器（DDS）產(chǎn)生L1、L2載波等功能，實(shí)現(xiàn)了多路可控增益GPS信號(hào)同時(shí)輸出。測(cè)試結(jié)果表明，本設(shè)計(jì)輸出增益可調(diào)、輸出頻點(diǎn)可控，可以為射頻模塊提供多路基帶信號(hào)及控制信號(hào)。

發(fā)表于：7/10/2017

基于FPGA的高速串行數(shù)據(jù)收發(fā)接口設(shè)計(jì)

針對(duì)傳統(tǒng)ADC/DAC應(yīng)用中采樣數(shù)據(jù)并行傳輸存在線間串?dāng)_大、同步難等問(wèn)題，設(shè)計(jì)了一種基于高速串行協(xié)議——JESD204B的數(shù)據(jù)收發(fā)接口。以Xilinx公司V7系列FPGA為核心控制單元設(shè)計(jì)電路，在單通道傳輸速率為6 Gb/s的條件下完成數(shù)據(jù)收發(fā)測(cè)試，驗(yàn)證了傳輸過(guò)程中數(shù)據(jù)的同步性、準(zhǔn)確性及整體方案的可行性。設(shè)計(jì)結(jié)果表明，這種串行傳輸方式不僅解決了并行傳輸所帶來(lái)的諸多問(wèn)題，還降低了制板設(shè)計(jì)時(shí)PCB布線的復(fù)雜程度、減少了板層數(shù)量、節(jié)約了成本。

發(fā)表于：7/6/2017

基于FPGA的極化碼譯碼研究及實(shí)現(xiàn)

在二進(jìn)制離散無(wú)記憶信道中極化碼可以達(dá)到其信道極限容量，并且實(shí)現(xiàn)的復(fù)雜度較低，這在通信領(lǐng)域無(wú)疑是一個(gè)重大突破，因此在FPGA中實(shí)現(xiàn)極化碼的譯碼有著非常重要的研究意義。首先介紹了SC（Successive Cancellation）譯碼算法，并將該算法的蝶形結(jié)構(gòu)改進(jìn)為線形結(jié)構(gòu)從而提高了譯碼效率；接著對(duì)譯碼算法做了包括最小和譯碼、定點(diǎn)量化和資源共享的改進(jìn)，以便于在硬件中更容易實(shí)現(xiàn)；最后在FPGA中實(shí)現(xiàn)了極化碼的譯碼并給出了測(cè)試波形以及對(duì)不同編碼塊長(zhǎng)度的綜合資源進(jìn)行了對(duì)比。實(shí)驗(yàn)結(jié)果表明，譯碼的最高頻率可達(dá)145 MHz，吞吐率可達(dá)36.4 Mbps。

發(fā)表于：7/4/2017