頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發展充滿信心。 最新資訊 基于AD9914寬帶線性調頻源的設計及實現 介紹了一種基于ADI公司最新器件AD9914設計的寬帶微波中頻線性調頻源，其瞬時工作帶寬超過1 000 MHz，克服了國內研究處于200 MHz～400 MHz帶寬的技術難題。同時，提出了一種利用DDS可編程特性對信號的相位進行分段補償從而獲得高邊帶抑制比的方法。 發表于：11/18/2015 一種基于FPGA的閥基電子設備的研制 閥基電子設備是換流閥系統中的重要設備，主要承擔對換流閥中各門級驅動單元觸發和監測的工作，是連接控制保護系統和換流閥的執行設備，其穩定可靠性對換流閥的安全運行起著至關重要的作用。設計了一種應用于高壓直流輸電系統中的閥基電子設備，該設備以FPGA為核心控制，雙電源冗余設計，對外通信接口均為光纖，并采用頻移鍵控方式對觸發命令進行編碼。實驗證明了該設備具有實用性、可靠性和可擴展性，輸出的各路脈沖寬度調制波形具有高精度的同步一致性，有效地保證了換流閥的穩定運行。 發表于：11/18/2015 2015年“天河二號”實現六連冠 ”中國軍團”占據109席 北京11月17日最新公布的全球超級計算機500強榜單顯示，中國“天河二號”超級計算機在運算速度排名中連續第六次問鼎。在TOP500榜單中，“中國軍團”占據109席、占據21.8%的份額。 發表于：11/18/2015 基于可重構技術的DSP任務動態加載方法研究 針對國產異構多核微系統中DSP處理器任務的調度和啟動的需求，基于可重構技術，提出了一種DSP任務動態加載方法。利用DSP處理器的HPI接口作為程序注入接口，在FPGA芯片中構建了具有總線隔離機制的配置通路，在SPARC V8處理器中以軟件驅動的形式，實現了DSP任務動態加載。測試結果表明，所提出的DSP任務動態加載方法用時135 ms即可完成280 KB大小的程序注入及DSP處理器的任務加載，滿足微系統的實時性需求。 發表于：11/17/2015 基于PCIE總線主模式DMA高速數據傳輸系統設計 介紹了一種基于PCIE總線主模式DMA高速數據傳輸系統的設計。該系統利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系統。實驗利用自行開發的PCIE接口板實現了單字讀寫及DMA讀寫的傳輸方式，并在上位機軟件界面上及ChipScope中顯示并驗證了讀寫數據的正確性，經實驗表明傳輸速率可穩定在400 MB/s左右。 發表于：11/15/2015 基于自適應TIADC的頻譜模塊設計 通過對時間交替采樣(Time-interleaved ADC，TIADC)理論和下變頻快速傅里葉(Fast Fourier Transform，FFT)的研究，提出一種復用FFT結構的自適應TIADC頻譜分析設計方案。該方案首先通過四通道ADC進行時間交替高速采樣，并采用頻域互譜法估計時延誤差，利用Farrow濾波器進行自適應校正；然后對采樣數據作下變頻處理，并復用FFT模塊，實現高速采樣的頻譜分析；最后通過FPGA實驗驗證，證明自適應TIADC的頻譜模塊設計不僅能準確反映采集信號頻譜信息，而且硬件資源開銷相對減小。 發表于：11/15/2015 Xilinx 在 ARM TechCon 2015 展示其實現產業大趨勢發展的強大實力 2015年11月12日， 北京——賽靈思于 2015 年 11 月 10 日至 12 日在加利福尼亞州圣克拉拉會議中心舉行的 ARM® TechCon 2015 大會上通過一系列演講與演示展示了其業界首款 16nm All Programmable MPSoC（即 UltraScale+? MPSoC）。賽靈思推出的解決方案突出展現了其實現產業大趨勢發展的強大實力。 發表于：11/14/2015 工程師十年總結：LED設計經典問題解答 通過十多年對LED設計的潛心研究和學習。本人收集了LED應用設計中一些經典性的基礎問題分享給大家。其中涉及到內容有單個LED的流明效率與用LED 作光 源構成的燈具的流明效率異同分析，LED的結溫原理及結溫升高會對LED產生的影響問題，靜電破壞的原理以及列舉一些類型的LED容易受靜電破壞導致失 效，探討LED路燈防雷能用一個壓敏電阻的問題，解讀設計高品質LED驅動電路的方法和選擇和設計LED驅動電源時要考慮哪些因素等問題。 發表于：11/12/2015 基于VHDL的漢明碼編解碼器實現 介紹了漢明碼的原理，分析了漢明碼編碼、解碼電路設計思路。利用VHDL語言設計（7，4）漢明碼編解碼器并通過Quartus II仿真平臺進行仿真驗證，最后下載到FPGA芯片EP1K30QC208-2實現了漢明碼編解碼電路。仿真及實驗結果證明，該方法實現的漢明碼編解碼電路方案正確，并具有速度快、修改方便、可移植性好等優點。 發表于：11/5/2015 實時陣列信號處理系統設計 根據實際項目需求設計了一種實時陣列信號處理系統，采用多路高速光纖作為數據輸入、輸出接口；4片處理器組成互聯的拓撲結構，任何兩片處理器之間都可以互相傳送數據，多片處理器可同時對數據進行高速處理；系統配備了大容量存儲器，可滿足大量數據的存儲要求；采用兩片現場可編程門陣列器件對系統接口、時序進行控制；為每片處理器分配了處理任務，并對信號處理算法運行時間及數據傳輸時間進行評估。該系統已在實際項目中運行，充分滿足項目要求，運行穩定，驗證了本系統設計的可行性。 發表于：11/3/2015 ?…178179180181182183184185186187…?
