| Yolo神經(jīng)網(wǎng)絡(luò)在集成電路焊盤布局規(guī)則檢測(cè)上的應(yīng)用研究 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大?。?span>576 K | |
| 標(biāo)簽： 集成電路 電子設(shè)計(jì)自動(dòng)化 版圖檢查 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：為探索深度學(xué)習(xí)在集成電路設(shè)計(jì)自動(dòng)化上的應(yīng)用，以電源和接地焊盤的排列規(guī)則作為檢查案例，研究了Yolo v3神經(jīng)網(wǎng)絡(luò)在版圖檢查上的可行性。采用Python腳本批量生成版圖樣本圖片，并使用LabelImg進(jìn)行標(biāo)簽標(biāo)記。使用TensorFlow框架編寫了基于Yolo v3的版圖檢查器。結(jié)果顯示，版圖檢查器在判斷焊盤布局正確性上實(shí)現(xiàn)了高精確率與高召回率。此外，還通過調(diào)整版圖的大小、形狀、對(duì)稱性與焊盤數(shù)目的方式對(duì)檢查器進(jìn)行了進(jìn)一步測(cè)試。檢查器仍表現(xiàn)卓越，體現(xiàn)出良好的擴(kuò)展性。研究表明Yolo v3可以很好地找出焊盤布局的錯(cuò)誤。深度學(xué)習(xí)在集成電路版圖檢查中的潛力大，值得繼續(xù)探索。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
aetmagazine 的最新分享
- 國(guó)產(chǎn)高性能PLC綜合測(cè)試平臺(tái)設(shè)計(jì)
- 批產(chǎn)衛(wèi)星自動(dòng)化測(cè)試系統(tǒng)研究與實(shí)現(xiàn)
- 基于VMD-LSTM的非侵入式負(fù)荷識(shí)別方法
- 基于平均電流模式的同步Buck數(shù)字電源設(shè)計(jì)研究
- 基于以太網(wǎng)的FPGA遠(yuǎn)程調(diào)試系統(tǒng)設(shè)計(jì)
- 毫米波CQFN外殼地孔設(shè)計(jì)與優(yōu)化
- K波段緊湊型收發(fā)前端組件的設(shè)計(jì)
- 射頻模塊中晶振對(duì)電磁兼容影響研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2