| 動態(tài)相位調(diào)整技術(shù)在FPGA中的設(shè)計與實現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大小：230 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出一種基于FPGA的動態(tài)相位調(diào)整實現(xiàn)方案。在高速數(shù)據(jù)傳輸接口中，由于數(shù)據(jù)窗縮小以及傳輸路徑不一致，造成數(shù)據(jù)和時鐘信號在FPGA的接收端發(fā)生位偏移和字偏移。動態(tài)相位調(diào)整技術(shù)根據(jù)當前各數(shù)據(jù)線物理狀態(tài)，對各信號線動態(tài)進行去偏移操作，克服了靜態(tài)相位調(diào)整中參數(shù)不可再調(diào)的缺點，使接口不斷適應外部環(huán)境的變化，從而保證數(shù)據(jù)的可靠傳輸。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2