| 高速可重構AES的設計與實現 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大?。?span>2219 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出一種可重構AES硬件架構,對加/解密運算模塊和密鑰擴展模塊進行了可重構設計,使其能夠適配128bit、192bit、256bit三種密鑰長度的AES算法,并針對列混合模塊進行了結構優化。在FPGA上進行了驗證與測試,并在0.18μm SMIC工藝下進行了邏輯綜合及布局布線。結果表明其核心時鐘頻率為270MHz, 吞吐量達到3.4Gb/s,能夠滿足高性能的密碼處理要求。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2