| 利用高級Cyclone III FPGA PLL提高靈活性 加集成度技術白皮書 | |
| 所屬分類：白皮書 | |
| 上傳者：serena | |
| 文檔大?。?span>296 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在使用FPGA 時，經常忽略了它的一個優點——能夠集成時鐘解決方案。這種集成能力不但降低了系統成本，而且最新的65-nm Altera®Cyclone®III FPGA 支持高級時鐘管理和鎖相環(PLL)技術，因此，還極大地提高了設計靈活性。設計人員利用Cyclone III 時鐘管理功能，管理整個FPGA 和電路板的時鐘系統。而且，由于Cyclone III PLL 集成在FPGA 中，可以利用Altera 的Quartus®II 設計環境，輕松進行設置和配置。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2