| 基于軟核 Nios 的寬譜正弦信號發生器設計 | |
| 所屬分類：參考設計 | |
| 上傳者：chenyy | |
| 文檔大?。?span>418 K | |
| 標簽： SoPC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：本設計運用了基于Nios II 嵌入式處理器的SOPC 技術。系統以ALTERA公司的Cyclone 系列FPGA 為數字平臺，將微處理器、總線、數字頻率合成器、存儲器和I/O 接口等硬件設備集中在一片FPGA 上，利用直接數字頻率合成（DDFS）技術、數字調制技術實現所要求波形的產生，用FPGA中的ROM儲存DDS 所需的波形表，充分利用片上資源，提高了系統的精確度、穩定性和抗干擾性能。使用新的數字信號處理（DSP）技術，通過在Nios 中軟件編程解決不同的調制方式的實現和選擇。系統頻率實現1Hz～20MHz 可調，步進達到了1Hz；完成了調幅、調頻、二進制PSK、二進制ASK、二進制FSK 調制和掃頻輸出的功能。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2