| 基于 FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 | |
| 所屬分類：參考設(shè)計 | |
| 上傳者：chenyy | |
| 文檔大小：488 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：實現(xiàn)數(shù)據(jù)的高速大容量存儲是數(shù)據(jù)采集系統(tǒng)中的一項關(guān)鍵技術(shù)。本設(shè)計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制，以狀態(tài)機來描述對DDR SDRAM 的各種時序操作，設(shè)計了 DDR SDRAM 的數(shù)據(jù)與命令接口。用控制核來簡化對DDR SDRAM 的操作，并采用自頂至下模塊化的設(shè)計方法，將控制核嵌入到整個數(shù)據(jù)采集系統(tǒng)的控制模塊中，完成了數(shù)據(jù)的高速采集、存儲及上傳。使用開發(fā)軟件Quartus II 中內(nèi)嵌的邏輯分析儀SignalTap II 對控制器的工作流程進行了驗證和調(diào)試。最終采集到的數(shù)據(jù)波形表明，完成了對DDR SDRAM 的突發(fā)讀寫操作，達到了預(yù)期設(shè)計的目標(biāo)。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
chenyy 的最新分享
- 【TI解決方案】智能電表：采用LM5017實現(xiàn)1‰紋波輸出
- 全球企業(yè)高管對于IoT新機遇的深入觀察:一場正在加速的寧靜變革
- 全新SDNet軟件定義規(guī)范環(huán)境——實現(xiàn)業(yè)界首款“軟”定義網(wǎng)絡(luò)解決方案
- MicroBlaze AXI 控制LED參考例程
- MicroBlaze AXI 控制LED實驗指導(dǎo)
- NANO2-百兆網(wǎng)口實現(xiàn)UDP報文驗證實驗指導(dǎo)
- NANO2百兆網(wǎng)口實現(xiàn)UDP包收發(fā)回環(huán)實驗指導(dǎo)
- 小功率便攜式音頻產(chǎn)品(含Charger 和DC-DC)的輻射發(fā)射超標(biāo)對策
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2