| Motion JPEG視頻壓縮IP核的設(shè)計與實現(xiàn) | |
| 所屬分類：解決方案 | |
| 上傳者：jane1 | |
| 文檔大小：1995 K | |
| 標(biāo)簽： SoPC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：本文設(shè)計了一個高效的全流水線結(jié)構(gòu)的Motion JPEG視頻壓縮IP核。在設(shè)計中提出了一種適合FPGA結(jié)構(gòu)的并行快速矩陣轉(zhuǎn)置電路結(jié)構(gòu)和全流水線的二維離散余弦變換電路結(jié)構(gòu)。在Altera公司的CycloneII系列芯片上搭建了包含NIOS II處理器和Motion JPEG視頻壓縮IP核在內(nèi)的SOPC結(jié)構(gòu)的驗證系統(tǒng)。實驗測得Motion JPEG視頻壓縮IP核可在50Mhz的時鐘頻率完成對NTSC制視頻中亮度分量的實時壓縮，在100Mhz的時鐘頻率完成對952×568連續(xù)亮度圖像的實時壓縮，幀率達147frame/s。實驗結(jié)果表明Motion JPEG視頻壓縮IP核具有較大的實用價值和廣闊的應(yīng)用前景。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
jane1 的最新分享
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2