| 一種高速RS譯碼器的FPGA實現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大小：286 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：結(jié)合流水線技術(shù)， 對一種新提出的RS譯碼的歐幾里德迭代算法及其VLSI結(jié)構(gòu)，給出了基于時域譯碼的FPGA實現(xiàn)和驗證，并采用分時復(fù)用技術(shù)對譯碼器的關(guān)鍵模塊——解關(guān)鍵方程模塊的結(jié)構(gòu)加以改進，使其錯誤位置和錯誤值多項式單元能面積復(fù)用。該結(jié)構(gòu)的特點是：控制單元簡單；模塊結(jié)構(gòu)非常規(guī)則，易于用Verilog HDL實現(xiàn)；可應(yīng)用于高速通信場合。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2