| ZVS條件下死區(qū)時(shí)間控制技術(shù)的FPGA實(shí)現(xiàn) | |
| 所屬分類：解決方案 | |
| 上傳者：zhuyahong | |
| 文檔大小：237 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：設(shè)計(jì)了一種由現(xiàn)場(chǎng)可編程邏輯陣列FPGA實(shí)現(xiàn)的ZVS條件下死區(qū)時(shí)間控制電路，該電路不僅可有效防止上下功率管的同時(shí)導(dǎo)通，而且能夠減小功率級(jí)的損耗，降低放大器的諧波畸變率。闡述了所設(shè)計(jì)電路的特點(diǎn)和功能，并對(duì)其進(jìn)行了功能仿真和靜態(tài)時(shí)序分析。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
相關(guān)資源
zhuyahong 的最新分享
- 大聯(lián)大旗下凱悌集團(tuán)推出平板電腦之主、被動(dòng)組件最佳解決方案
- I分析系統(tǒng)優(yōu)化小電流測(cè)量- 引言
- 吉時(shí)利2651A儀器（下）
- 世平集團(tuán)推出一套完整的太陽能綠色節(jié)能解決方案
- IGBT驅(qū)動(dòng)器在高壓電機(jī)調(diào)速系統(tǒng)中的應(yīng)用研究
- NAF點(diǎn)乘算法的并行計(jì)算研究
- 基于分?jǐn)?shù)階傅里葉變換的多項(xiàng)式相位信號(hào)參數(shù)估計(jì)
- 基于環(huán)的空時(shí)編碼結(jié)合CPFSK的聯(lián)合編碼設(shè)計(jì)
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2