| 基于FPGA的數字信道化接收機的研究及實現 | |
| 所屬分類：解決方案 | |
| 上傳者：aet | |
| 文檔大?。?span>650 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：數字接收機設計一般要具有寬帶頻率覆蓋、高的靈敏度和動態范圍、可以檢測同時到達信號，以及高的測頻精度和頻率分辨率等性能要求。通常的電子戰偵察接收機，同時多信號處理能力比較弱，同一時刻只能處理一個信號，這已不能適應日益復雜的電磁環境下的信息化戰場需求。本文根據偵察接收機設計中所面臨的問題，提出一種基于多相濾波器組的數字信道化測頻接收機的設計方法，并進行了深入的理論分析，用大量計算機仿真實驗驗證所設計的接收機的性能。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2