12位電容電阻混合式SAR ADC IP核的設(shè)計(jì) | |
所屬分類:解決方案 | |
上傳者:zhuyahong | |
文檔大小:319 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:在深入分析逐次逼近型的模數(shù)轉(zhuǎn)換器SAR ADC的基礎(chǔ)上,對(duì)內(nèi)置DAC和比較器的設(shè)計(jì)進(jìn)行了優(yōu)化,實(shí)現(xiàn)了一款適用于工業(yè)控制器的SAR ADC IP核的設(shè)計(jì)。芯核采用0.18μm CMOS Mix_singal IP6M工藝,分別采用3.3 V的模擬電源電壓和1.8 V的數(shù)字電源電壓供電,仿真結(jié)果表明,該SAR ADC IP核實(shí)現(xiàn)了12 bit的精度。IP 核的面積為800 μm×420 μm,F(xiàn)F case下功耗為1.2 mW,微分非線性誤差DNL<0.5 LSB。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2