| BDTI研究認證以DSP為核心的FPGA設(shè)計的高級綜合流程 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大?。?span>297 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：以往，手寫RTL代碼在FPGA上實現(xiàn)的高強度應(yīng)用通常能實現(xiàn)較高的質(zhì)量，但是生產(chǎn)力不高；而用DSP處理器實現(xiàn)的應(yīng)用生產(chǎn)力雖高，但結(jié)果質(zhì)相對較差。權(quán)衡可編程DSP處理器和FPGA的使用問題時，開發(fā)時間對許多系統(tǒng)設(shè)計人員而言都是一大障礙。BDTI的評估顯示，高級綜合工具可以在很大程度上消除這一障礙，能夠簡化DSP開發(fā)人員用FPGA實現(xiàn)設(shè)計的工作。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2