| 高速PCB設計中終端匹配電阻 Layout設計 | |
| 所屬分類：技術論文 | |
| 上傳者：crazybingo | |
| 文檔大小：292 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：本文簡要的總結了在高速數字設計中串聯(lián)終端匹配和并聯(lián)終端匹配的優(yōu)缺點，并對這兩種匹配方式的終端匹配電阻處于不同位置時的匹配效果做了相應的仿真和深入的分析，得出了串聯(lián)終端匹配電阻對位置的要求沒有終端匹配電阻嚴格這一結論，給出了一些關于終端匹配電阻擺放位置的建議。為在PCB設計中如何放置終端匹配電阻提供了理論和實踐上的指導。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2