| LCD1602驅(qū)動Verilog源代碼 | |
| 所屬分類：源代碼 | |
| 上傳者：crazybingo | |
| 文檔大?。?span>68 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：verilog設(shè)計的LCD1602驅(qū)動，參考“小時不識月”的設(shè)計，具體應(yīng)用可見Bingo博客 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2