| 整合電子系統(tǒng)級(jí)設(shè)計(jì)的FPGA系統(tǒng)開發(fā)流程 | |
| 所屬分類：解決方案 | |
| 上傳者：qixiangyujj | |
| 文檔大小：80 K | |
| 標(biāo)簽： SoPC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：本文針對(duì)目前日益復(fù)雜的包括軟件和硬件設(shè)計(jì)的FPGA系統(tǒng)設(shè)計(jì)開發(fā),提出了整合電子系統(tǒng)級(jí)設(shè)計(jì)的FPGA系統(tǒng)開發(fā)流程,從而提高了FPGA系統(tǒng)設(shè)計(jì)開發(fā)的效率。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
SoPC 相關(guān)資源
- SoPC安全啟動(dòng)模型與設(shè)計(jì)實(shí)現(xiàn)
- 基于FPGA的多通道生理信號(hào)監(jiān)護(hù)儀的設(shè)計(jì)
- 基于DSP Builder的脈沖治療儀的波形設(shè)計(jì)
- 基于SoPC的數(shù)碼電子音樂相冊(cè)設(shè)計(jì)與實(shí)現(xiàn)
- 動(dòng)態(tài)軌道衡數(shù)據(jù)采集與傳輸系統(tǒng)的SoPC設(shè)計(jì)
- 基于SoPC的智能巡跡小車的設(shè)計(jì)
- 基于DSP Builder的插值濾波器的設(shè)計(jì)及FPGA
- SoC FPGA ARM Cortex-A9 MPCore 處理器高
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2