| BJ-EPM CPLD入門套件VHDL例程1 | |
| 所屬分類：源代碼 | |
| 上傳者：ilove314 | |
| 文檔大小：0 K | |
| 標(biāo)簽： CPLD | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_unsigned.all; entity CLKDIV is port ( Clk : in STD_LOGIC; --50MHz輸入時(shí)鐘 Rst_n : in STD_LOGIC; --低電平復(fù)位信號(hào) Clk_div : out STD_LOGIC --分頻信號(hào)，連接到蜂鳴器 ); end entity CLKDIV; --20bit計(jì)數(shù)器循環(huán)計(jì)數(shù) architecture COUNTER OF CLKDIV is signal cnt20b : STD_LOGIC_VECTOR (19 downto 0); --20bit計(jì)數(shù)器 begin process (Clk,Rst_n) begin if Rst_n = '0' then cnt20b <= x"00000"; elsif Clk'event AND Clk = '1' then cnt20b <= cnt20b+"1"; --分頻計(jì)數(shù) end if; end process; Clk_div <= cnt20b(19); --分頻賦值 end architecture COUNTER; | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
CPLD 相關(guān)資源
ilove314 的最新分享
- SF-CY3 FPGA套件開發(fā)指南Ver6.10 （by特權(quán)同學(xué)）.part4.rar_3390
- SF-CY3 FPGA套件開發(fā)指南Ver6.10 （by特權(quán)同學(xué)）.part3.rar_6711
- SF-CY3 FPGA套件開發(fā)指南Ver6.10 （by特權(quán)同學(xué)）.part2.rar_0218
- SF-CY3 FPGA套件開發(fā)指南Ver6.10 （by特權(quán)同學(xué)）.part1.rar_7144
- SF-CY3 FPGA套件開發(fā)指南Ver3.00 (part3)
- SF-CY3 FPGA套件開發(fā)指南Ver3.00 (part2)
- SF-CY3 FPGA套件開發(fā)指南Ver3.00(part1)
- SF-CY3 FPGA套件開發(fā)指南 Ver2.00.part2
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2