| BCH編譯碼器的FPGA設(shè)計(jì)及SoPC驗(yàn)證 | |
| 所屬分類：參考設(shè)計(jì) | |
| 上傳者：aet | |
| 文檔大小：373 K | |
| 標(biāo)簽： SoPC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：針對NAND Flash應(yīng)用，完成了并行化BCH編譯碼器硬件設(shè)計(jì)。采用寄存器傳輸級硬件描述語言，利用LFSR電路、計(jì)算伴隨式、求解關(guān)鍵方程、Chien搜索算法等技術(shù)方法完成了BCH編譯碼算法在FPGA上的硬件實(shí)現(xiàn)。相比于傳統(tǒng)串行實(shí)現(xiàn)方案，采用并行化實(shí)現(xiàn)提高了編譯碼器的速度。搭建了基于SoPC技術(shù)的嵌入式驗(yàn)證平臺，在Nios處理器的控制下能快速高效地完成對BCH編譯碼算法的驗(yàn)證，具有測試環(huán)境可配置、測試向量覆蓋率高、測試流程智能化的特點(diǎn)。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
SoPC 相關(guān)資源
- SoPC安全啟動模型與設(shè)計(jì)實(shí)現(xiàn)
- 基于FPGA的多通道生理信號監(jiān)護(hù)儀的設(shè)計(jì)
- 基于DSP Builder的脈沖治療儀的波形設(shè)計(jì)
- 基于SoPC的數(shù)碼電子音樂相冊設(shè)計(jì)與實(shí)現(xiàn)
- 動態(tài)軌道衡數(shù)據(jù)采集與傳輸系統(tǒng)的SoPC設(shè)計(jì)
- 基于SoPC的智能巡跡小車的設(shè)計(jì)
- 基于DSP Builder的插值濾波器的設(shè)計(jì)及FPGA
- SoC FPGA ARM Cortex-A9 MPCore 處理器高
aet 的最新分享
- GBT15834-2011 標(biāo)點(diǎn)符號用法
- GB 15835—2011 出版物上數(shù)字用法
- 學(xué)術(shù)出版規(guī)范 表格（CYT170—2019）
- 學(xué)術(shù)出版規(guī)范插圖（CYT171—2019）
- 學(xué)術(shù)出版規(guī)范 期刊學(xué)術(shù)不端行為界定（CYT174-2019）
- GB7714-2015 信息與文獻(xiàn) 參考文獻(xiàn)著錄規(guī)則
- 破解數(shù)據(jù)要素流動與隱私保護(hù)相沖突的局-方濱興
- 工業(yè)互聯(lián)網(wǎng)網(wǎng)絡(luò)安全實(shí)驗(yàn)室建設(shè)思路與實(shí)踐
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2