| 基于NiosII的智能多接口片上系統(tǒng)設(shè)計(jì) | |
| 所屬分類：參考設(shè)計(jì) | |
| 上傳者：aet | |
| 文檔大小：488 K | |
| 標(biāo)簽： SoPC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：設(shè)計(jì)了一種基于NiosII處理器的片上系統(tǒng)（SoC），集成了NiosII處理器IP、PCI接口IP、網(wǎng)絡(luò)接口IP以及基于Wishbone總線的串行接口IP核、CAN接口IP核等。系統(tǒng)具有可重配置、可擴(kuò)展、靈活、兼容性高、功耗低等優(yōu)點(diǎn)，適合于片上系統(tǒng)開發(fā)與應(yīng)用。本設(shè)計(jì)使用Verilog HDL硬件描述語(yǔ)言在QuartusII環(huán)境下進(jìn)行IP軟核設(shè)計(jì)、綜合、布局布線，在Model Sim下完成功能、時(shí)序仿真，在SoPC下完成系統(tǒng)的定制與集成，在NiosII IDE環(huán)境下完成片上系統(tǒng)軟件程序的開發(fā)，最后在FPGA器件上實(shí)現(xiàn)了智能多接口功能的片上系統(tǒng)。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
SoPC 相關(guān)資源
- SoPC安全啟動(dòng)模型與設(shè)計(jì)實(shí)現(xiàn)
- 基于FPGA的多通道生理信號(hào)監(jiān)護(hù)儀的設(shè)計(jì)
- 基于DSP Builder的脈沖治療儀的波形設(shè)計(jì)
- 基于SoPC的數(shù)碼電子音樂(lè)相冊(cè)設(shè)計(jì)與實(shí)現(xiàn)
- 動(dòng)態(tài)軌道衡數(shù)據(jù)采集與傳輸系統(tǒng)的SoPC設(shè)計(jì)
- 基于SoPC的智能巡跡小車的設(shè)計(jì)
- 基于DSP Builder的插值濾波器的設(shè)計(jì)及FPGA實(shí)現(xiàn)
- SoC FPGA ARM Cortex-A9 MPCore 處理器高級(jí)信息摘要
aet 的最新分享
- GBT15834-2011 標(biāo)點(diǎn)符號(hào)用法
- GB 15835—2011 出版物上數(shù)字用法
- 學(xué)術(shù)出版規(guī)范 表格（CYT170—2019）
- 學(xué)術(shù)出版規(guī)范插圖（CYT171—2019）
- 學(xué)術(shù)出版規(guī)范 期刊學(xué)術(shù)不端行為界定（CYT174-2019）
- GB7714-2015 信息與文獻(xiàn) 參考文獻(xiàn)著錄規(guī)則
- 破解數(shù)據(jù)要素流動(dòng)與隱私保護(hù)相沖突的局-方濱興
- 工業(yè)互聯(lián)網(wǎng)網(wǎng)絡(luò)安全實(shí)驗(yàn)室建設(shè)思路與實(shí)踐
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2