| 采用噪聲抵消技術的高增益CMOS寬帶LNA設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大?。?span>499 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：設計了一種面向多頻段應用的CMOS寬帶低噪聲放大器。采用噪聲抵消技術以及局部負反饋結構，引入柵極電感補償高頻的增益損失，電路具有高增益、低噪聲的特點，并且具有平坦的通帶增益。設計采用UMC 0.18 μm工藝，后仿真顯示：在1.8 V供電電壓下，LNA的直流功耗約為9.45 mW，電路的最大增益約為23 dB，3 dB頻帶范圍為0.1 GHz~1.35 GHz，3 dB帶寬內的噪聲約為1.7 dB~5 dB；在1 V供電電壓下，電路依然能夠保持較高的性能。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2