cadence 相關文章(104篇)
-
Synopsys與Cadence確認收到BIS通知
發表于：5/30/2025 11:12:20 AM
-
美國切斷部分對華半導體技術出口
發表于：5/29/2025 12:12:08 PM
-
Cadence發布新型AI超級計算機
發表于：5/9/2025 9:07:34 AM
-
Arm已將Artan基礎IP業務出售給了Cadence
發表于：4/21/2025 11:02:08 AM
-
Cadence宣布將收購Arm的Artisan基礎IP業務
發表于：4/18/2025 10:02:41 AM
-
聯發科正利用AI驅動的Cadence工具設計2nm芯片
發表于：1/24/2025 1:11:05 PM
-
Cadence宣布收購嵌入式IP平臺提供商Secure-IC
發表于：1/23/2025 1:17:03 PM
-
加特蘭集成 Cadence Tensilica ConnX 220 DSP 全面升級汽車成像雷達解決方案
發表于：1/9/2025 9:34:51 PM
-
Cadence Palladium Z3 和 Protium X3 系統
發表于：12/27/2024 11:55:48 PM
-
Rapidus與Synopsys和Cadence簽署2nm合作協議
發表于：12/13/2024 11:30:03 AM
-
Cadence和西門子EDA兩巨頭競購Altair
發表于：10/24/2024 11:07:20 AM
-
Cadence演示全球首款128GT/s PCIe 7.0光纖連接方案
發表于：6/19/2024 8:30:48 AM
-
2023年半導體IP設計市場規模達70.4億美元
發表于：4/25/2024 8:59:20 AM
-
Cadence 擴充 Tensilica Vision 產品線
發表于：3/7/2024 10:39:35 AM
-
Cadence 推出新版 Palladium Z2 應用
發表于：1/25/2024 6:51:00 AM
-
從 L1~L5 自動駕駛芯片發生了哪些變化？
發表于：12/1/2023 5:21:00 PM
-
DDR5 時代來臨，新挑戰不可忽視
發表于：10/20/2023 9:49:54 AM
-
Cadence 推出面向硅設計的全新 Neo NPU IP 和 NeuroWeave SDK，加速設備端和邊緣 AI 性能及效率
發表于：9/22/2023 6:55:46 AM
-
Cadence 推出 Joules RTL Design Studio，將 RTL 生產力和結果質量提升到新的高度
發表于：7/17/2023 2:33:11 PM
-
Cadence 發布面向 TSMC 3nm 工藝的 112G-ELR SerDes IP 展示
發表于：5/24/2023 2:27:44 PM
-
Cadence 推出開拓性的 Virtuoso Studio
發表于：4/20/2023 8:18:00 PM
-
Cadence 加強其 Tensilica Vision 和 AI 軟件合作伙伴生態
發表于：4/13/2023 10:16:00 PM
-
Cadence 推出 Allegro X AI，旨在加速 PCB 設計流程，可將周轉時間縮短 10 倍以上
發表于：4/7/2023 10:04:00 PM
-
Cadence 榮獲六項 2022 TSMC OIP 年度合作伙伴大獎
發表于：12/14/2022 9:57:00 PM
-
聯電與Cadence共同開發認證的毫米波參考流程達成一次完成硅晶設計
發表于：12/1/2022 6:24:34 AM
-
Cadence 解決方案和生態系統主管談EDA軟件發展趨勢
發表于：9/16/2022 10:37:07 PM
-
Cadence 發布 Verisium AI-Driven Verification Platform 引領驗證效率革命
發表于：9/15/2022 2:12:22 PM
-
現任Cadence執行董事長陳立武將加入英特爾董事會
發表于：8/15/2022 9:08:53 AM
-
Cadence 通過面向 TSMC 先進工藝的 PCIe 5.0 PHY 和控制器 IP 規范合規性認證
發表于：6/23/2022 9:42:00 PM
-
Cadence 利用 Optimality Explorer 革新系統設計，實現 AI 驅動的電子系統優化
發表于：6/9/2022 7:56:00 PM
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2