引言
檢測系統的可重構設計是檢測技術的發展方向。可重構設計是指利用可重用的軟硬件資源，根據不同的應用需求，靈活地改變自身體系結構的設計方法。對于檢測系統而言，可重構可以分為軟件可重構和硬件可重構。采用硬件可重構技術設計的檢測系統具有硬件普適性，通過更換各個硬件模塊或配置不同的軟件代碼，即可實現不同功能的檢測，從而減少硬件和軟件開發上的投入、縮短產品開發周期。
本文提出了一種基于ARM嵌入式微處理器和復雜可編程邏輯器件( CPLD) 的檢測系統硬件可重構設計方法。這種結構檢測系統既具有ARM微控制器體積小、集成度高、運算速度快、存儲器容量大、功耗低等特點; 又具有CPLD強大的高速邏輯處理能力和方便靈活的動態可重構性，將兩者結合起來使用能克服傳統檢測儀器的不足, 可將許多復雜的實時控制算法硬件化，減輕了MCU的負擔，減少邏輯控制芯片的使用, 具有可靠性強、可重用性好性價比高突出優點。
1檢測系統的結構
本文設計的可重構檢測系統采用ARM芯片為主控制器, CPLD芯片為協處理器配合主控制器工作的結構。
1.1檢測系統的總體硬件結構
該控制器的硬件結構如圖1所示, ARM芯片的外圍電路包括復位電路、實時時鐘電路、存儲模塊、海量數據存儲模塊、通訊模塊、LCD接口電路和觸摸屏接口電路,。其中存儲模塊由SDRAM和NOR型FLASH 組成，SDRAM 作為ARM 的內存、存放操作系統和應用程序運行的動態數據, FLASH 存儲操作系統鏡像文件及一些常量參數；海量存儲模塊提供了IDE/CF卡接口，可以直接接入硬盤和CF卡作為采樣數據的海量存儲介質；通訊模塊由RS- 232、USB2.0及以太網接口組成，可根據實際情況選擇其中一種方式作為通訊接口。CPLD提供模數轉換電路控制單元( ADC) 、可編程脈沖產生電路 、采樣數據自存儲邏輯控制單元、數字量輸入輸出電路( DI/DO) 、光電編碼器輸入電路和PWM 波輸出電路。ARM與CPLD之間通過并行總線相連。
圖1 基于ARM9+CPLD可重構檢測系統框圖
在上述結構中, 可將CPLD視作ARM的一個高速外設，ARM通過CPLD 間接地操作某些外圍器件，充分利用CPLD 的高速邏輯處理能力對整個檢測過程實現實時控制, ARM只需負責檢測參數的設定和控制檢測過程的開始及結束，提高了控制器的實時性，增強了控制器對外設的兼容性和擴展性。
以上系統設計中，我們不僅實現了硬件原理設計上的模塊化，可以根據實際需要將各個模塊替換成合適的芯片，實現系統的可重構性。在檢測儀器的生產、維修和升級等實踐中，我們發現將不同模塊設計成單板形式，然后通過約定的接口連接起來，方便系統的升級和產品的系列化，也給儀器的維修帶來很大便利，同時便于隔離各個模塊的相互干擾，提高了系統的抗干擾和穩定性。但是對于一個高速系統，這樣的設計必然會帶來信號完整性問題。我們將在后面重點介紹這個問題的解決方案。
1.2接口設計
由于ARM與CPLD的總線接口設計是否合理將直接影響著控制器的性能和系統的可重構特性，所以并行總線的設計就成為一個非常關鍵的問題，該總線包括ARM芯片的地址總線(AB[0..23]) 、數據總線(DB[0..15]) 、控制總線、復位信號以及多路可編程I/O，這樣做的好處是，將CPLD芯片存儲器化，即ARM可通過對特定地址和I/O口的訪問來控制CPLD工作, 并且可通過共同的復位信號將ARM與CPLD 芯片同時復位, 盡量避免總線競爭和冒險現象的出現，CPLD還可通過可編程I/O向ARM發出中斷請求，等待ARM對特定事件的處理。這種接口不僅保留了ARM控制平臺和CPLD外接單元的獨立性，而且接口的通用性也非常好，一般的控制平臺和邏輯控制芯片都適用這種接口，這樣我們可以根據不同需求，組建合適的系統。
同樣CPLD板上的外部接口設計也很重要，直接決定系統可實現的功能和適用程度，我們在CPLD板上留出了４路ADC控制接口，包括采樣同步時鐘信號、采樣數據傳輸線和多路擴展I/O，可以實現４路ＡＤ同時采樣，自動存儲，并記錄采集的起始位置和采樣長度，也可以完成對程控放大器、濾波器的控制。考慮到一個系列不同容量的采樣存儲芯片SRAM一般都會保持引腳的兼容，我們將SRAM設計在CPLD板上，增加系統的穩定性。預留的其它接口我們都盡量保證它的通用性，并在結構設計上考慮各個模塊的連接和安裝。
2應用實例
超聲檢測是無損檢測的重要方法之一，廣泛應用于對鋼板、鍛件、焊縫、混凝土、人造石墨等進行探傷檢驗。近年來，超聲檢測理論和方法都已取得較大進展，但是實踐中無論在儀器硬件的實現還是軟件的更新上都還存在很多未突破的關鍵技術。筆者采用以上系統設計了一款一發雙收聲波檢測儀，其檢測控制單元位于CPLD 芯片中，ARM芯片通過對CPLD進行存儲器訪問即可完成對整個檢測過程的控制。
2.1芯片選擇
ARM 選用內嵌ARM920T核的EP9315微控制器， CPLD選用Alter公司MAX II系列芯片EPM1270。其中, EP9315具有最高可達200MHz的工作頻率、16KByte指令緩存、16KByte數據緩存和單/雙精度整數及浮點處理能力，還集成了大量適用的外部接口，如IDE接口、USB接口和LCD接口等；EPM1270 型CPLD 含有1270邏輯元件、100多個可用I/O 引腳，每個IO口都可配置成TTL、LVTTL、CMOS、LVCMOS和施密特觸發器模式。以上兩芯片均為低成本、低功耗芯片。
2.2 CPLD的內部結構設計
在該系統中ARM作為主芯片，負責復雜的數據處理、人機交互、圖形顯示和接口通信等任務，如何合理設計CPLD外部接口和內部結構，將直接影響到系統的功能和可重構程度。CPLD內部結構如圖2所示, 它包括時鐘發生器、4個定時計數模塊、發射脈沖發生模塊、采樣時序發生模塊、光電編碼計數模塊和中斷產生器, 可進行閉環/開環檢測。
圖2 CPLD內部結構圖
2.3 高速板間設計的信號完整性問題分析
為了使該系統架構具有可重構性，筆者將該系統設計成多PCB結構，以ARM作為主芯片的系統板作為主板，以CPLD為核心的擴展板作為背板，由于這個系統為高速系統，這樣的設計必將帶來信號完整性問題。其中最主要的是信號長距離傳輸導致信號質量下降和“地彈”現象的產生。
背板設計必將大大增加信號的傳輸距離，使得信號的質量受到很大影響，筆者在設計中使用信號線上增加數據緩沖器進行隔離和選擇源端電阻匹配等方式，很好的解決了信號的有效傳輸問題。
我們根據實際情況建立如下地彈模型圖，如圖３所示。從圖3中可以看出在ARM芯片邏輯門迅速切換的時候，將引起很大的瞬態電流，由于兩板之間的電源連接線上的分布電感Lg的存在，將導致嚴重的“地彈”現象。根據地彈電壓
Ｖ＝Lg×dI/dt
可知，地彈電壓與電源連接線上的分布電感和瞬態電流的大小成正比。因此我們對兩板之間的電源連接方式作處理，增加回流導線的面積，盡量減小回流導線的長度，使得回流路徑上電感盡量小；同時在信號線上增加抑制瞬態電流的電阻，試驗結果表明這種設計較好地解決了電源的完整性問題。
圖3 地彈模型圖
3結束語
本文介紹了一種基于ARM+CPLD 結構的可重構檢測平臺的設計方法, 并基于此方法開發了一臺用于鋼板、鍛件和基樁等檢測的試驗樣機。此方法以模塊化的方式將ARM及CPLD技術巧妙的結合起來，使基于此方法構建的檢測儀器兼有ARM 和CPLD兩者的優勢，實現了部分控制算法的硬件。與傳統的基于MCU 的檢測設備相比，具有實時性好檢測速度高、外圍器件少、兼容性和擴展性好等諸多優點；并具有硬件方案的可重構性, 又更方便于客戶的應用開發，且成本低。經現場實驗驗證，該檢測設備大大提高現場檢測的速度和智能化。由于該設計方案具有極其靈活的可重構性，所以稍加修改擴展就可應用于其他檢測系統中去。
本文作者創新點: 提出了一種基于ARM+CPLD結構的可重構檢測系統的設計方法。并根據這一方法開發了一款新型聲波檢測儀，提高了現場測試的自動化程度。