使用復雜可編程邏輯器件(CPLD)可提高系統集成度、降低噪聲、增強系統可靠性并降低成本，同時它不僅具有電擦除特性，而且出現了邊緣掃描及在線編程等高級特性，因而可用于狀態機、同步、譯碼、解碼、計數、總線接口等很多方面，在信號處理領域的應用也非常活躍。MAX7000系列是ALTERA公司采用先進的0.8μmCMOSEEPROM技術制造的高性能、高密度的CPLD[1]。MAX7000的結構可完全模仿TFL，并可將SSI，MSI，LSI和傳統PLD的邏輯函數高密度地集成。EPM7128S是MAX7000系列的高密度器件，它有128個邏輯宏單元和最大100個輸入，具有在系統編程(ISP)特性，非常適合輸入、輸出端要求較多的邏輯復雜的控制密集型系統。將EPM7128S用到DSP與ISA總線聲卡的接口電路中，不僅使整個系統體積顯著減小，且硬件故障率明顯降低，調試工作也變得很容易。DSP與ISA總線聲卡的接口原理聲卡的工作原理圖1示出了聲卡的基本工作原理：主機通過總線將數字化的聲音信號以PCM方式送到數模轉換器(D/A)，將數字信號變成模擬的音頻信號;同時又可以通過模數轉換器(A/D)將傳聲器或CD的輸入信號轉換成數字信號，送到計算機進行各種處理。實際具體聲卡的硬件結構請參閱有關資料和手冊。

　　2.2WSS兼容聲卡和ISA總線硬件接口

　　WSS是Microsoft公司為統一聲卡的標準、提供方便的應用而提出的Windows環境下多媒體擴展定義的音頻子系統標準，它包括硬件平臺和軟件接口。該類聲卡的硬件結構主要包括聲音處理芯片/組、功率放大器、總線連接端口、輸入輸出端口、MIDI及游戲桿接口、CD音頻連接器等m。根據實際需要，只需了解聲卡與ISA總線的接口信號及時序要求。要實現DSP對聲卡的直接操作，DSP系統必須提供上述ISA總線信號。

　　DSP一般可提供數據信號線、地址信號線、IO讀寫信號線和READY信號線，同時還有多個中斷輸入引腳，但并不直接具備DMA功能引腳，這給DSP與聲卡之間的接口帶來了不便，這也正是筆者所要解決的問題。

　　2.3TMS320C2XX使用HOLD操作的DMA

　　TMS320C2XX[~實現DMA功能的關鍵是，該類芯片提供了兩個信號引腳：HOLD/INTl和HOLDA，這兩個信號控制的HOLD操作過程為：

　　(1)HOLD，外部設備可以把該引腳驅動到低電平從而請求對外部總線的控制。如果HOLD/INTl中斷線被允許，那么這將觸發中斷。

　　(2)HOLDA，在響應HOLD中斷時，軟件邏輯可以使處理器發出HOLDA應答信號，表示它將放棄對其外部總線的控制。根據百Z圃5五，外部地址信號(A15~A0)、數據信號(D15~D0)以及存儲器控制信號(P5，DS，BR，STRB，R/W，RD,WE)被置為高阻狀態。

　　從(1)、(2)可以看出C2XX的HOLD操作允許對外部程序、數據以及I/O空間進行直接存儲器訪問，但該功能是在INTl中斷程序中實現的，因而中斷線INTl對下降沿和上升沿兩者都應敏感。當C2XX檢測到下降沿時，它完成正在執行的當前指令，然后迫使程序控制轉到中斷服務子程序，此子程序執行IDLE(空閑)指令。根據IDLE，HOLDA變為有效而外部總線被置為高阻狀態。只有在檢測到HOLD/INTl引腳上的上升沿之后，CPU才退出IDLE狀態，HOLDA變為無效，并使外部總線返回到正常狀態。

　　從以上分析可以看出C2XX的DMA操作與PC機中的DMA操作的區別。在PC機中，CPU收到DMA請求信號后，迫使CPU在現行的總線周期結束后，使其地址、數據和部分控制引腳處于三態，從而讓出總線的控制權，并給出一個DMA響應信號;在DMA操作完成后，DMA請求信號無效以后，CPU再恢復對系統總線的控制。而在C2XX中，DMA申請信號將引起C2XX中斷，在中斷程序中發出軟件指令使C2XX各信號引腳處于三態，同時也給出了一個DMA響應信號;在DMA操作完成后，C2XX檢測到DMA請求信號無效以后，雖然總線返回到正常狀態，C2XX仍處在中斷程序中。從以上分析可知，盡管中斷需要保護斷點和現場，使得C2XX的DMA的處理速度與PC機相比要低得多，但畢竟C2XX也實現了DMA操作，從而可借助DMA控制器8237實現對聲卡的DMA操作訪問[4]。

    2.4DSP與聲卡的接口電路

　　整個系統結構框圖如圖2所示。從圖中可以看出，CPLD主要完成數據總線驅動、地址總線驅動、地址鎖存器、譯碼和時鐘分頻等功能，其中譯碼電路是整個電路的核心。數據總線驅動電路和地址總線驅動將DSP的內部數據與地址總線與外圍電路的數據和地址總線相互隔離;地址鎖存器生成8237在DMA服務周期通過數據線DB0~D7輸出的高8位地址A8~A15。時鐘分頻電路為外電路提供需要的各種頻率的同步時鐘。-譯碼電路為各單元電路以及外圍電路提供讀寫信號、鎖存信號、片選信號和使能信號。

　　圖2中1為DSP內部系統總線，2為外部數據總線，3為DSP內部地址總線，4為外部地址總線，5為數據總線收發電路使能信號，6為地址總線驅動電路使能信號，7為DSP輸出控制總線，8為CPLD譯碼后輸人DSP的信號線，9為DSP同步外圍電路的時鐘，10為DMA輸人時鐘，11為RAM，8237和聲卡的讀寫信號，12為鎖存信號，13為RAM的片選信號。

　　3EPM7128S內部譯碼電路的邏輯實現

　　圖3給出了EPM7128S內部譯碼電路主要的輸入和輸出信號以及它們的邏輯關系。其中DSP的地址選通信號和讀寫信號經譯碼分別得到IO讀寫信號和存儲器讀寫信號;8237的DMA申請信號HRQ經反相后送到DSP的HOLD引腳以觸發DSP中斷，DSP在中斷程序里發IDLE指令，HOLDA引腳變為低電子，響應DMA申請;同時數據總線和地址總線驅動電路的使能信號關閉，數據總線和地址總線為高阻態，從而8237可以接管總線，進行DMA操作。聲卡的中斷信號為高電子，須反相后再接DSP的中斷引腳。

　　4系統工作原理及時序

　　系統工作的時序如圖4所示。現結合圖2、圖3和圖4將系統工作原理及操作順序說明如下：

　　(1)聲卡向8237發出DMA請求信號DREQ;

　　(2)8237通過CPLD向DSP發出HRQ信號;

　　(3)DSP的HOLD引腳檢測到下降沿后，進入INTl中斷，保護完斷點和現場后，發IDLE指令，DSP的HOLDA引腳電平變低，u向應外部DMA請求;

　　(4)8237接管總線后，先向聲卡DMA請求的響應信號DACK，表示允許聲卡進行DMA傳送，然后按事先設置的初始地址和需傳送的字節數，依次發送地址和讀寫命令，使得在RAM和聲卡之間直接交換數據，直至全部數據交換完畢;

　　(5)DMA傳送結束后，自動撤消向CPU的總線請求信號HRQ，此時DSP檢測到麗iS引腳的上升沿，DSP返回到IDLE指令的下一條指令，DSP獲得總線的控制權，繼續在INTl中執行程序。

　　從上面DSP系統的工作原理可以看出，由于DMA是在中斷程序中完成的，故DSP的DMA執行頻率受限于DSP每秒可執行的中斷次數。

    5結束語

　　筆者曾用分立元件設計的DSP與聲卡的接口電路中，用了2片74LS245，3片74LS244，1片74LS74，1片74LS573和3片GAL20V8，器件多，PCB布局、布線繁雜。盡管用的是表貼器件，但仍占相當大PCB面積，由引腳松動、虛焊等原因引發的故障率較高。采用CPLD器件后，接口電路全部集成在一片中，系統的可靠性、靈活性大大提高。復雜可編程邏輯器件因其使用方便、具有很高的性價比，必將擁有廣闊的應用前景。