摘要：介紹了一種以DSP" title="DSP">DSP芯片TMS320C6711D" title="TMS320C6711D">TMS320C6711D為處理核心，輔以高速A／D芯片ADS8364，實現(xiàn)電力系統(tǒng)" title="電力系統(tǒng)">電力系統(tǒng)多通道同步采樣分析的系統(tǒng)結構，著重介紹系統(tǒng)的硬件設計，通過測試及使用表明，該設計使用方便、實時性好、抗干擾性強、測量精度高、性價比優(yōu)，可在電力系統(tǒng)中廣泛使用。
關鍵詞：DSP；交流同步采樣；電能質(zhì)量
基本電量的采集作為電力系統(tǒng)實時控制、監(jiān)測、調(diào)度自動化的前提環(huán)節(jié)，毫無疑問具有重要的作用。如何準確快速地采集電力系統(tǒng)中的各個模擬量并加以分析，以達到實時報警甚至預防事故發(fā)生的目的，是電力系統(tǒng)研究中的熱點。
文章描述的采樣分析系統(tǒng)選用美國TI公司的TMS320C6711D作為主要的計算核心器件，該芯片具有900 MHz FLOPS高速浮點運算能力和類似RISC的指令集，采用VeloeiTI先進VLIW結構內(nèi)核：8個獨立的功能單元，6個ALU，2個乘法器，浮點支持IEEE標準單精度和雙精度浮點運算，可以每周期執(zhí)行8條32 bit指令，帶有32個32 bit通用寄存器。
A／D轉換電路的核心是芯片ADS8364，ADS8364是一種高速、低功耗、6通道同步采樣轉換器件，它是16位高速并行接口的模數(shù)轉換芯片。每片ADS8364由3個轉換速率為250 ks·s-1的ADC構成，每個ADC有2個模擬輸人通道，每個通道都帶有采樣保持器，3個ADC可組成3對模擬輸入，可對其中的輸入信號同時采樣保持。另外，引腳內(nèi)部還帶有2．5 V電壓接口，可用以提供基準電壓。由于6個通道可以同時采樣，因而適用于需同時采集多種信號的應用場合。
當ADS8364采用5 MHz的外部時鐘來控制轉換時，它的取樣率是250 kHz，同時對應4μs的最大吞吐率，即采樣和轉換共需花費20個時鐘周期。因此，為了得到最大的輸出數(shù)據(jù)率，讀取數(shù)據(jù)可以在下一個轉換期間進行。
1 基于DSP和高速A／D的系統(tǒng)設計
整個系統(tǒng)可分為三相同步鎖相電路、A／D轉換電路、DSP核心部分電路以及HPI總線連接等4大部分組成。實現(xiàn)數(shù)據(jù)采集以及各種核心算法，并可以通過高速數(shù)據(jù)總線(HPI)將計算所得的數(shù)據(jù)實時傳遞。原理圖如圖1所示。
1．1 三相同步鎖相電路
同步電路主要完成頻率跟蹤的功能，該電路可以保證在一個工頻周期內(nèi)為A／D提供256點的采樣信號，從而實現(xiàn)同步鎖相的功能。
如圖2所示，通過電壓互感器得到的電壓信號經(jīng)過隔直濾波電路，然后進入過零比較器，得到一個與輸入信號同頻率的TTL電平的方波信號后，再經(jīng)過整形電路，得到一個上升沿陡峭、波形規(guī)則并且頻率與輸入電壓信號相同的CMOS電平方波，進入選相電路。
選相電路能自動選擇有電壓的相別，并根據(jù)選中相別的電壓產(chǎn)生過零信號提供給后續(xù)的PLL電路，以實現(xiàn)256倍的鎖相倍頻采樣。在頻率變化的情況下，電路也能保證每周波256點的采樣。選相電路以A相電壓作為最優(yōu)先考慮的相別，當A相有電壓時將A相過零信號作為同步信號，閉鎖B、C相；A相掉電后，以B相過零信號作為同步信號，閉鎖C相；A、B相同時掉電，以C相過零信號作為同步信號。在相間進行同步信號切換時，由于電路參數(shù)以及線路本身的延時，會出現(xiàn)一段閉鎖的空白，這時將產(chǎn)生一個中斷信號通知DSP，由DSP提供這個空白時間的同步采樣信號。當三相電壓全部失去后，則由DSP自主產(chǎn)生同步采樣信號，以50 Hz工頻進行256點采樣，如圖2所示。
1．2 A／D模數(shù)轉換電路
模擬變換、信號調(diào)理及A／D轉換構成整個A／D模數(shù)轉換電路，此電路是整個采樣系統(tǒng)的基礎，它實現(xiàn)了電壓互感器、電流互感器二次側的信號隔離、變換適合于A／D采樣的模擬輸入信號，如圖2所示。A／D轉換器則將經(jīng)過調(diào)理的模擬信號轉換成DSP能夠識別的對應的二進制數(shù)字信息。
互感器信號采用差分輸入方式，這種輸入方式抗干擾能力很強。其連接的原理圖如圖3所示。當±Vin輸入最大為-2．5～2．5 V的交流信號，Vref使用+2．5 V的基準時，使得調(diào)理輸出±Vout范圍在0～5 V，該電路參數(shù)可以正好滿足所選A／D芯片ADS8364的輸入要求。
A／D轉換結束后產(chǎn)生一個中斷信號EOC通知DSP讀取數(shù)據(jù)，DSP通過地址選擇相應A／D芯片及相關通道后，將16位數(shù)據(jù)讀回。DSP以A／D轉換器采集轉換后的三相電壓、三相電流實時數(shù)據(jù)作為計算基礎。
1．3 DSP核心部分電路
DSP及其外圍接口電路是整個系統(tǒng)的核心，它由32位浮點DSP、振蕩器+鎖相倍頻器、電壓監(jiān)測及看門狗電路、片外SDRAM、片外Flash、片外鐵電存儲器等電路組成。如圖4所示，電路實現(xiàn)了整個系統(tǒng)的上電復位、看門狗、電壓檢測以及擴展管理芯片對系統(tǒng)復位的功能。
外部的25 MHz振蕩器通過倍頻芯片和二進制計數(shù)器分別對DSP和AD轉換器提供同步的150 MHz和3．125 MHz工作時鐘。
DSP在上電復位以后，首先通過EDMA方式自動加載Flash前1 kB的Bootload程序，在該Bootload程序里寫入后續(xù)加載程序的入口地址，即可實現(xiàn)應用程序的自動加載工作。之后對SDRAM進行自檢，以避免SDRAM單元出錯造成工作不正常或數(shù)據(jù)出錯，同時SDRAM也是DSP存儲A／D采樣數(shù)據(jù)、進行數(shù)據(jù)運算輸出的中間及最終結果、通信等數(shù)據(jù)緩存的場所。
FRAM可以實現(xiàn)在失電下保存數(shù)據(jù)，并且讀寫次數(shù)超過1012次，可以實現(xiàn)無延時寫入。該FRAM通過DSP的McBSP接口相連，存儲ADC每個模擬通道的DC偏移、精度修正的數(shù)據(jù)以及運行時的接線方式等參數(shù)。
DSP處理完成的數(shù)據(jù)，通過其內(nèi)部集成的主機接口(HPI)與上位機進行數(shù)據(jù)交互，主機可以通過DMA或EDMA方式隨機或整塊地訪問共享RAM7。
2 采樣系統(tǒng)的軟件設計
系統(tǒng)的軟件設計基于TMS320C6711D芯片指令集，充分利用其高速，支持浮點運算，流水線操作等特點，采用C語言和匯編語言混合編程，遵循模塊化、自頂向下、逐步細化的編程思想。程序使用模塊化設計，主要包括采集模塊、主循環(huán)模塊和HPI交互協(xié)議模塊3大模塊，流程框圖分別如圖5～圖7。
主循環(huán)模塊中首先對DSP的CPU和外設進行初始化和自檢，DSP在系統(tǒng)初始化以后一直輸出軟件同步信號，由CPLD來判斷選擇ADC的采樣信號為硬件輸出的同步采樣信號還是DSP輸出的采樣信號；并將自檢結果存放在HPI交互協(xié)議模塊的自檢結果區(qū)供擴展MCU讀取。
在中斷服務子程序中，DSP將ADC轉換后所得數(shù)據(jù)讀入所分配的數(shù)據(jù)緩沖區(qū)，待總采集時間到后，以數(shù)據(jù)就緒標志通知主循環(huán)模塊可以提取數(shù)據(jù)用于計算。主循環(huán)模塊對數(shù)據(jù)進行處理，再調(diào)用各計算子程序，計算電力系統(tǒng)基本量以及電能質(zhì)量其他各項指標，并將計算結果存放在緩沖區(qū)內(nèi)，當一個主循環(huán)完成后再將結果搬運至HPI的數(shù)據(jù)交互區(qū)供擴展MCU進行讀取。程序框圖如圖5～圖7所示。
3 結束語
本系統(tǒng)已經(jīng)通過各種功能測試，并在國內(nèi)某知名電表公司的電能質(zhì)量監(jiān)測儀產(chǎn)品上成功使用，精確檢測電壓電流有效值、功率、2～50次電壓電流諧波的有效值、相位、電壓波動與閃變、三相不平衡等各項電能質(zhì)量參數(shù)，基本精度達到0．2級，諧波監(jiān)測精度達到A級。該設計方案使用方便、實時性好、抗干擾能力強、測量精度高、性價比優(yōu)，可在電力系統(tǒng)中廣泛應用。