在系統可編程(ISP)技術及其器件是90年代迅速發展起來的一種新技術與新器件。它使我們能在產品設計、制造過程中對產品中的器件、電路板乃至整個電子系統的邏輯和功能隨時進行組態或重組。采用這種器件開發的數字系統，其升級與改進是極其方便的。由于采用先進的E2CMOS技術，就保證了這種器件具備10000次以上的擦寫能力。
　　高密度ISP器件像任何其它器件一樣可以在印刷電路板(PCB)上處理，因此編程這種器件不需要專門的編程器和復雜的流程。編程時僅需一根接口電纜，便可將命令和數據下載到ISP器件。采用傳統的邏輯設計技術，一旦系統按要求設計完成后，若要升級，進行硬件修改，排除硬件故障，是很困難的和不經濟的。然而，采用ISP器件進行設計，在設計、制造完成后，如果需要重新組態、升級，只需采用軟盤升級方法，在現場就可重新組態邏輯。在設計、開發過程中，設計的驗證是必不可少的，它可以使設計者及時發現問題，并加以修正，確保最終的設計無誤。ISP器件在設計完成后可立即編程，進行軟件仿真，以利于及早發現設計中的問題。這種軟件仿真可以非常方便地檢查設計的內部節點，而測試向量和輸入激勵都可通過軟件編程實現。
　　用ISP器件取代傳統的標準集成電路、接口電路、專用集成電路已成為數字技術發展的趨勢。在構成數字系統時，這種器件具有下述特點：由于一片ISP器件的集成規模可達數千乃至數萬個PLD等效門，可以代替數十個至數百個分立器件，因此能夠大大縮小硬件系統的體積、減輕重量、降低功耗；還可以提高系統的可靠性，使之易于獲得高性能、具有很強的保密性；同時也可降低系統成本。
1 I/O電路組成
1.1 變M/T轉速測量法分析
　　由于光電式測速系統具有低慣量、低噪聲、高分辨率和高精度的優點，因而常用于高精度交流伺服電機轉速的測量。其工作原理是：與交流伺服電機同軸的光電編碼器隨電機的旋轉，產生與轉速成正比的兩相(A相、B相)相隔π/2電脈沖角度的正交編碼脈沖，經過四倍頻電路細分后產生四倍頻脈沖信號。脈沖計數電路對四倍頻脈沖信號進行計數，再由數字信號處理器(DSP)對其采樣，并將該采樣值與固定頻率的高頻時鐘脈沖的計數值進行比較、計算后便可得到被測交流伺服電機的瞬時轉速。在測量轉速時所用的變脈沖數/脈沖周期測速法(變M/T速法)是為了解決常用的M/T測速法所存在的檢測時間過長、測速誤差較大而提出的。變M/T測速法在測速過程中，不僅被測的脈沖信號頻率f_m隨電機的轉速不同而變化，而且檢測時間T也是隨電機的轉速不同而變化，檢測時間T將始終等于被測脈沖信號的M_p個脈沖周期之和，如圖1所示。

　　由圖可見，通過測量時間T和在此時間內計數器對被測脈沖信號的計數值M_p就可以確定電機的轉速。檢測時間T可由計數器對頻率為f_c的時鐘脈沖所得的計數值M_c獲得，即T＝M_c/f_c。設電機每轉發出t個光電編碼脈沖，四倍頻后每轉可得到4t個測速脈沖，則對應的轉角為θ＝2πM_p/(4t)。由此可以得到變M/T法的轉速測量值計算公式：n＝60θ/(2πT)＝60f_cM_p/(4tM_c) (r/min)。常用的變M/T法的測量電路如圖2所示。

　　其測量方法是：由R、C及門電路等分立器件構成的模擬微分式或積分式四倍頻電路對光電編碼器的A相和B相正交編碼脈沖信號進行四倍頻細分。由兩片通用計數器8253芯片、一片8255芯片、一片8259芯片及數個D觸發器構成采樣和計數電路，其中一片8253芯片用于計數測速脈沖，另一片用于計數時鐘脈沖。采樣定時器發出的采樣信號，送至D觸發器(1#)，使其輸出置“1”，當四倍頻脈沖的上升沿到達D觸發器(2#)時D觸發器(2#)置“1”，經R、C單穩電路后，一路送至8259芯片的IR0端，作為中斷請求信號；另一路送D觸發器(3#)作為1#、2#計數器8253芯片的通道切換信號；第三路使D觸發器(1#、2#)清“0”。 1#、2# 8253芯片的A口、B口的門控極GATE分別由D觸發器(3#)的Q及端控制。當Q＝1、＝0時，A口進行計數，B口保持前一檢測周期的計數值，以供CPU讀取。當下一個采樣信號到來時將使Q＝0、＝1，則情況正好與前相反，B口計數，A口保持。CPU通過檢測8255芯片的PB1口，便可判斷應該讀A口還是B口。
　　上述分立器件電路存在著很多不足。(1) 常用的模擬微分型或積分型四倍頻電路實現起來比較麻煩而且工作穩定性較差。一者，電路中電容的取值既要保證相鄰的倍頻脈沖不重疊，又要防止由于電容值過大導致后級門電路因輸入電流過大而損壞；二者，由于電阻、電容的精度很低，由此構成的四倍頻電路的脈沖周期很難保持一致，而變M/T法又要求在同一速度下四倍頻后的脈沖周期保持嚴格一致；再者，由于電阻、電容的值隨運行時間、溫度的變化會發生變化，同樣會對脈沖周期產生影響。(2)由分立器件構成的變M/T法測量電路存在著電路結構復雜的缺點，除電阻、電容外，還需要十幾片各種門電路、觸發器、外圍芯片等。由于器件較多，易受外界噪聲的干擾，抗干擾能力較差。(3)上述測量電路在每次中斷響應時CPU都要發出六個讀信號，首先讀電機轉向信號及通道切換信號，CPU對讀入的通道切換信號進行判斷后再讀1# 及2# 計數器A口或B口的高8位及低8位計數數據。數據采樣頻率很低。
1.2 脈沖寬度調制(PWM)電路及位置給定信號計數電路
　　PWM電路包括PWM信號生成器及驅動電路，常采用PWM集成電路或分立器件組成。PWM信號生成的方法較多，組成的電路也各不相同。但基本原理都是通過控制逆變器開關器件的導通關斷時間比(即調節脈沖寬度)來控制交流電機定子電流的幅值與頻率，從而達到控制交流電機轉速的目的。
　　常用的位置伺服控制系統，轉速的控制都分立于位置閉環控制。不僅國內，即使國外進口的交流伺服系統，也大多只提供模擬轉速指令輸入端口。因此，在設計位置控制系統時，即使采用進口的交流伺服系統，也需要設計位置控制板，組成硬件位置閉環控制，以便處理上位工控機發出的位置給定信號(數字量)，即在位置控制板中將位置給定信號與反饋信號比較、控制后通過D/A轉換器轉換為模擬轉速給定量(模擬電壓)，輸出至交流伺服系統，進行轉速控制。也可以組成軟件位置閉環控制，即由上位機對位置信號采樣后進行計算、控制，并輸出數字量的轉速給定信號，由位控板中的D/A器件轉換為模擬轉速給定量(模擬電壓)，以控制轉速。
　　這些電路同樣存在很多不足。一者，整個位置控制系統較龐大，使用的元器件也很多；二者，轉速的給定都需經過數字量→模擬量→數字量(在交流電機的數字控制中需要進行這一步轉換)的轉換，其轉換精度難以保證。
2 全數字I/O電路
　　為克服上述電路的不足，我們利用Lattice公司的高密度在系統可編程邏輯器件ispLSI1032－80設計了單片全數字I/O電路。該器件的集成規模為6000PLD等效門，一片高密度在系統可編程邏輯器件完全可以容納整個全數字I/O電路，而且同一個芯片內的門電路、觸發器、三態門等的參數特性完全一致。另外，由于所有電路做在一個片子上，抗干擾性能比分立器件構成的電路也有極大的提高。
　　由ISP器件構成的數字I/O電路包括：變M/T法轉速測量電路、速度給定數據存儲電路、PWM形成電路三部分。
2.1 變M/T法轉速測量電路
　　該電路包括采樣信號構成電路、數字四倍頻電路、12位測速脈沖計數器A、16位高頻時鐘脈沖計數器B、數據鎖存器(29位)、輸出三態門(29位)。其電路結構如圖3所示。因為ISP器件的I/O單元作為輸出時具有三態緩沖特性，故利用其中的29個I/O單元構成輸出三態門，連到DSP的32位數據總線上。該輸出三態門的門控信號由門控信號產生電路將DSP的READ信號、IOSTRB信號及片選信號組合而成，該信號接到29個輸出三態門的輸出使能端上，供DSP讀取。中斷響應時只需要一次讀就可將電機轉向信號、四倍頻測速脈沖計數值、高頻時鐘脈沖計數值讀入DSP中。數字四倍頻電路將光電編碼器發出的正交編碼脈沖(A相、B相)細分后產生四倍頻脈沖供計數、采樣使用。同時，正交編碼脈沖還將產生電機轉動方向信號。采樣信號構成電路將DSP發出的速度采樣脈沖及數字四倍頻電路輸出的脈沖綜合后，按數據鎖存、中斷申請、計數器清零的順序發出脈沖信號，控制采樣邏輯的順序。測速脈沖計數器、高頻時鐘脈沖計數器是根據電機每轉輸出的脈沖數及最高轉速設計的12位及16位不可逆計數器。