??? 摘? 要: 介紹了一種用MAX2620構建的窄帶壓控振蕩器(VCO),在此基礎上介紹其與鎖相環芯片Q3236一起構建SDH專用的155.520 MHz點頻鎖相式時鐘源的設計方案。該時鐘源具有低噪聲、高穩定性等特點,并且成本低廉,具有良好的應用前景。?
??? 關鍵詞: 時鐘源? SDH? 鎖相環? 壓控振蕩器(VCO)?
?
??? SDH作為一種傳輸體制,在我國得到了廣泛應用。目前國內SDH主干網大多是10G光纖網,隨著光通信技術的發展,傳輸速率還將不斷提高。SDH網同步結構通常采用主從同步方式,要求所有網元時鐘的定時都能最終跟蹤全網的基準主時鐘。ITU-T對SDH各節點的時鐘參數如時鐘的中心頻率、頻率準確度、穩定度、時鐘的抖動和漂移等以及牽入范圍、牽出范圍、保持范圍等都作了嚴格的規定[1]。在SDH系統中,是以155.520Mbit/s的同步傳送模塊(STM-1)作為基本的信息模塊,而高速率的信號是將N個STM-1信號同步復用,形成STM-N[2],因此SDH網中大量使用155.520 MHz的時鐘源作為網元定時時鐘。本文將介紹如何用集成電路MAX2620和集總 LC元件構成窄帶VCO電路模塊,進而同鎖相環芯片Q3236一起構成鎖相環式的低噪聲、高穩定性的155.520MHz時鐘電路。?
1 電路方案設計?
??? 圖1所示為鎖相環(PLL)的基本電路組成[3]。其中REF代表參考信號源,1/R為參考源分頻器,PD為相位檢波器,LF為環路濾波器,VCO為壓控振蕩器,1/N為N分頻器。?
?
?
??? SDH專用的155.520MHz的VCXO(壓控晶振),國外已有,但國產的很少,而且價格比較昂貴。而一般的VCO器件,例如Varil、 Mini、Vectron、Mti、MicroNetworks等公司推出的100MHz～200MHz、75MHz～160MHz、140MHz～170MHz等器件都是寬頻段使用的。SDH中的時鐘源是固定的點頻，如STM-1是155.520MHz,因而用上面的那些寬頻段的VCO來設計這種點頻電路并不合適,這就需要設計一個窄帶的而且相位噪聲性能優越的VCO。雖然可以用分立晶體管、諧振回路以及緩沖放大器來構成VCO電路,但相比于IC芯片,穩定性差、受電源及分布參數影響大、調試不方便。MAXIM公司的MAX2620是一個可工作于較寬頻率范圍(10～1050MHz)的集成振蕩器芯片,具有高頻雙極工藝所特有的低閃爍噪聲、低噪聲系數和低寄生rb的特點。用戶可以根據自己的需要配適當的振蕩回路,設計出所需中心頻率的壓控振蕩器電路。MAX2620內部有源器件對諧振回路的負載極輕,從而使振蕩回路具有較高的有載Q值,因而可以用來設計窄帶的155.520 MHz點頻的壓控振蕩器電路。?
??? 由相位噪聲理論可知,鎖相環路中分頻比越大,從輸入到輸出的相位噪聲指標的損失也就越大,所以時鐘電路的鑒相頻率設定為19.440MHz,以使得鑒相頻率盡可能高,鎖相環分頻比小。常規的PLL集成電路如Motorola的MC14515X系列，鑒相頻率最高為2MHz,不能適用。QualComm的Q3236,鑒相頻率可達到上百MHz,可應用于此項設計中。?
2 155.520 MHz的VCO設計?
??? MAXIM公司的MAX2620是一使用極其方便的振蕩器芯片,它的內部組成示意圖[4]如圖2所示。?
?
?
??? MAX2620提供一個緩沖放大輸出級,能夠減少負載變化對振蕩器頻率的影響。供電電壓范圍在+2.7V～+5.25V之間，內部設有偏置電路穩定其工作點,使工作受電源波動的影響小,并具有電源關斷能力，由
端控制。兩個互補的輸出
可以構成兩個單端輸出或一個差分輸出。由于是集電極開路輸出,輸出端需要上拉到Vcc。可以用電感或電阻來上拉,但是對于差分輸出,兩端上應采用相同的方式。對于50Ω的負載,用電感上拉時,單端輸出電平可達-6dBm(峰-峰電壓為320mV);而用電阻上拉時,輸出可達-10dBm(200mV)。在本設計中MAX2620的兩路輸出,一路輸出到PLL以供鑒相使用。為使穩定性好,此路用電阻上拉。另一路輸出,經過緩沖放大,作為時鐘輸出,為了使其輸出功率大,用電感上拉。?
??? MAX2620需外接RF諧振回路構成VCO電路,如圖3所示。?
?
?
??? 此電路的形式是典型的Colpitts共集電極拓樸結構,此種拓樸結構可工作在很寬的頻率范圍內,從中頻直到射頻[4]。MAX2620手冊中說明其工作頻率范圍為10MHz～1050MHz。諧振回路在圖3的左方,經過pin(2),pin(3)接入,主要包括電容C0～C4、諧振電感L1、變容管Cvar,調諧電壓經過電阻Rt接入。?
??? 對于155.520MHz點頻時鐘源的壓控振蕩器,不需要寬的調諧范圍。利用這一點,變容管可通過C0接入諧振回路。為了減輕耦合,C0值取為1.8pF。變容管Cvar可以選擇普通的MV2107,Cvar=22pF(偏置-4V時的電容量)。50MHz的Qmin=350,折算到155MHz，Q約為115。經過C0后,諧振回路的等效Q升高至少5倍以上,達到了即便采用廉價的Q較低的變容管,也可設計出Q較高的諧振回路的目的。?
??? 諧振回路電感采用表面貼式的諧振電感，該電感具有輻射干擾小、受分布電容影響小、調試方便等特點。電感值選為47nH，當諧振頻率為155.520MHz時,由諧振公式
得諧振回路總電容CT=22.34pF。經過調試,VCO電路的具體元件參數如下:?
??? Rt=1～3kΩ,Cvar用 MV2107型變容管,諧振電感L1=47nH,C0=1.8pF，C1=18pF，C2=5pF，C3=6.8pF，C4=4.3pF,輸出端OUT上拉電感L2為100nH,輸出端
上拉電阻R0=50Ω。?
3 鎖相環芯片Q3236的介紹及其環路濾波器的設計?
??? QualComm的Q3236是一種可在高達2GHz頻段工作的分頻次數可編程的數字鎖相環芯片,正常工作狀態下功耗小于0.6W。其內部電路[6]如圖4所示。?
?
?
??? 參考信號(REFIN)與VCO反饋信號(FVCO)輸入端均可設為差分輸入或單端輸入,并有較高的輸入靈敏度,電平要求為-10dBm～+5dBm，輸入阻抗為50Ω。?
??? 內置VCO的分頻器工作于前置預分頻模式時,工作頻率可高達2GHz。由內部的除10/11前置分頻器、4位的低位A計數器和9位的高位M計數器所構成的吞脈沖計數器來完成總分頻N。當不用前置預分頻時,Q3236的工作頻率最高為300MHz。1/R為參考源分頻器。Q3236分頻器的置數方式有三種:串行模式、8位總線模式以及并行直接置數模式。?
??? Q3236需要外接環路濾波器。在本設計中采用一階有源比例低通濾波器,如圖5所示。?
?
?
??? 采用低噪聲運放TLE2037及R、C元件構成環路濾波器, R、C等元件值由鎖相環參數求出。?
?
?????
?
??? 對于點頻時鐘電路,穩定度高,所以選擇鎖相環3dB帶寬B3dB=1kHz， 阻尼系數ξ =0.707。已知Q3236的鑒相系數kd=302mV/rad,VCO在155.52MHz處的壓控靈敏度ko=2π×80 rad/s.V。在設定C=0.1μF和預濾波截止頻率為2.5kHz的條件下，代入上面的公式算得元件值如下:?
??? R1/2=10kΩ;R2=4.3kΩ;Cp=0.02μF?
4 鎖相式時鐘電路?
??? 根據上面對鎖相環路各部分電路的分析和設計,可設計出下面的鎖相式時鐘電路方案,如圖6所示。?
?
?
??? 實際電路制作在一塊72mm×72mm的雙層板上,電源電壓為?
+5V。VCO的頻率覆蓋范圍為155.400043MHz～155.646042MHz，在155.520MHz處的壓控靈敏度ko為2π×80 krad/s.V,兩路輸出電平,OUT端為-6dBm，
端為-10dBm。用高穩綜合信號源作為參考信號,測得時鐘源輸出為155.52000MHz,輸出功率≥10dBm,信號純度高，雜散少。?
??? 由集總LC元件和MAX2620構成的窄帶VCO具有穩定性高、受外界分布參數影響小、調試方便、體積小、價格低廉等優點。該VCO和Q3236芯片構成鎖相環式155.520MHz點頻時鐘源,工作于高達19.440MHz的鑒相頻率,使輸入到輸出的相位噪聲惡化減小。測試結果表明該時鐘源頻率穩定性高、相位噪聲低。這就為SDH時鐘設備的小型化和批量生產奠定了基礎。?
參考文獻?
1 Timing Characteristics of Slave Clocks Suitable for?Operation in SDH Equipments.ITU-T Rec.G.813，1995?
2 韋樂平.光同步數字傳送網. 北京:人民郵電出版社,1999?
3 Best R E. Phase-locked Loops，Theory， Design， and?Application. New York： McGraw-Hill Inc，1984?
4 MAX2620’s DataSheet.MAXTM，1996?
5 Peter Vizmuller，RF Design Guide，Systems，Circiuts，and?Equations.Artech House Boston.London，1995?
6 Qualcomm Q3236，2.0 GHz Low Power PLL Frequency?Synthesizer. Technical Data Sheet， February 1996