嵌入式以太網不僅可用于工業現場實現現場節點的自動上網功能，而且還可以用于信息家電的以太網接口實現遠程控制，具有很好的發展前景。文章介紹基于TMS320LF2407型DSP的嵌入式系統與LAN91C111型自適應10Mb/s/100Mb/s嵌入式以太網控制的接口電路及軟硬件實現方法。
1 引言
目前關于嵌入式以太網的設計方案不是很多，其中大多是基于單片機的，缺點是速度慢、成本太高。DSP作為一種特殊的嵌入式微處理器系統，具有嵌入的協處理器和用于快速數據處理的并行數據通道，在嵌入式網絡設備中引入DSP技術可以使嵌入式以太網變得更快、更便宜、更容易進行功能擴充。本文介紹了基于TMS320LF2407型的嵌入式系統與LAN91C111型自適應10Mb/s/100Mb/s嵌入式以太網控制芯片的接口電路和實現方法。
2 LAN91C111
LAN91C111是SMSC公司為嵌入式應用系統推出的第三代快速以太網控制器。LAN91C111的芯片上集成了遵循SMSC/CD協議的MAC(媒體層)和PHY(物理層)，符合IEEE802.3/802.U-100Base-Tx/10Base-T規范，其系統結構如圖1所示。該以太網控制器的主要功能如下：
·自適應地選傳輸速率，支持10Mb/s/100Mb/s;
·充分支持全雙工交換式以太網;
·支持突發數據傳輸;
·8k字節的內部存儲器用作接收發送的FIFO緩存;
·增強式能量管理功能;
·支持總線8位、16位、32位的CPU訪問;
·提前發送和接收。
LAN91C111以太網控制器遵循IEEE頒布的802.3以太網傳輸協議。其8-32位數據總線接口單元通過控制總線、地址總線和數據總線與外部的CPU相連。外部數據可以8位、16位或32位的方式與LAN91C111進行交換。該電路還集成了EEPROM接口，自舉時再通過EEOROM接口輸入到芯片中，從而實現自動初始化。總線仲裁器(Arbiter)用來監視以太網總線的數據交流情況，一旦發生阻塞，仲裁器一方面通過總線接口單元與外部CPU聯系，另一方面控制內存控制單元(MMU)，實現總線數據協調。內存控制單元可控制8kB動態SRAM的存儲情況，實現與DMA控制器之間的數據聯絡。DMA控制器與總線控制器一起控制DMA與以太網協議處理器(EPH)之間的數據交換。以太網協議處理器(EPH)之間的數據交換。以太網協議處理器出來的數量最終經過10Mb/s/100Mb/s的物理層(PHY)直接到達以太網總線。
3 硬件電路組成
出于性價比的考慮，選用DSP控制器作為主CPU。TMS320LF2407是TI公司發布的一款高性價比的，適用于工業控制領域的DSP。該系列具有強大的指令系統、較強的靈活性、高速的數學處理功能及全新的內部結構，可廣泛用于通信、計算機、商業、工業、軍事等領域。TMS320LF2407是240X系列控制器中功能最強的一款，采用低功耗CMOS技術，具有30MI/s的執行速率，片上還集成了豐富的外圍部件(EVM、A/D模塊、CAN、SCI、SPI及JTAG)。TMS320LF2407的工作頻率較高(40MHz)，存貯空間較大(高達32k字的FLASH程序存儲器，可擴展外部64k字存儲器，64k字I/O尋址空間)，非常適合處理復雜的TCP/IP協議。
由于LAN91C111是專為嵌入式系統設計的，因此，其外圍電路相對比較簡單。它和沒有DMA傳輸性能的16位DSP(TMS320LF2407)及TG110-S050N2型電磁耦合變壓器構成的嵌入式以太網結構如圖2所示。圖中，地址總線A1-A15相連。A0沒有被LAN91C111使用，懸空;數據總線D0-D15相連，用于16位數據傳輸。LAN91C111端D16-D32懸空;LAN91C111的片選信號AEN由DSP的外部I/O接口選通信號IS提供。二個元件的讀電平RD、寫電平WR分別相連。LAN91C111的中斷輸出信號INTRO送入DSP的外部中斷腳XINT1觸發中斷。嵌入式以太網通信模塊的電路原理如圖3所示。
嵌入式以太網不僅可用于工業現場實現現場節點的自動上網功能，而且還可以用于信息家電的以太網接口實現遠程控制，具有很好的發展前景。文章介紹基于TMS320LF2407型DSP的嵌入式系統與LAN91C111型自適應10Mb/s/100Mb/s嵌入式以太網控制的接口電路及軟硬件實現方法。
TX INT：當TX completion FIFO不為空時置1e;
TX EMPTY INT:當TX FIFO為空時置to;
AUTO RELEASE：如果置為1，發送包成功后，packet number不寫到TX completion FIFO中，而且它所使用的存儲空間被自動釋放。
(7)使用“每發送一個包產生一個中斷”方案時，AUTO RELEASE=0，該方案的流程如上文所述。使用“每發送一個序列的包產生一個中斷”方案時允許TX EMPTY INT和TX INT，AUTORELEASE=1，當發送完FIFO中的最后一個包后，產生TX EMPTY INT中斷。若出現嚴重的發送錯誤，則產生TX INT中斷，同時將發送失敗的包的packet number保存到FIFO Ports寄存器，這樣DSP就可以知道發送過程停止了。這種方案可以減少DSP的負擔，而且存儲空間的釋放也更迅速。當AUTO RELEASE=1時，DSP不能得到成功發送包的packet number。
4.2.3 接收數據包流程
(1)DSP設置receive control寄存器中的RXEN位，允許接收包。
(2)含有正確地址的包被接收到，從MMU請求存儲空間，并分派一個packet number，內部的DMA邏輯產生連續的地址，并將接收到的字寫到memory中，如果超界，包被丟棄，存儲空間被釋放。當檢測到包的結束，Status Word被寫到接收包的最前面，byte count寫到第二個字。如果CRC校驗正確，packet number被寫到RX FIFO，由于RX FIFO非空時，因此將產生RCV INT中斷;如果RCR校驗不正確，則存儲空間被釋放，而且不產生中斷。
(3)DSP接收到中斷后開始執行中斷處理程序，首先讀入Interrupt Status寄存器，如果產生接收中斷(RCV INT位為1)，則可從FIFO ports寄存器得到接收包的packet number，而且可從data register將接收包傳送到DSP的內存或外存中。當處理結束，DSP向處理器發送REMOVE AND RELEASE FROM TOP OF RX命令(即設置寄存器MMUCOM為0x0060)以釋放使用的存儲空間和packet number。
5 結束語
該系統能夠正確地接入快速以太網，具備100/10Mbit/s、全雙工/半雙工自適應等多種功能，符合IEEE802.3/802.3μ-100Base-TX/1Obase-T規范，其嵌入式以太網接口支持RJ45和以太網的連接，可以通過以太網接入Internet，從而實現從Internet上監控嵌入式設備。