英特爾將在2011年底之前開始量產22nm工藝微處理器。該公司在該技術工藝方面率先向業內導入了被稱為“三柵極（Tri-gate）”的三維構造MOS晶體管。由于電流流過的溝道部分采用像魚的背鰭（Fin）一樣的立體形狀，因此通常稱為“Fin FET”。
最初提出Fin FET概念的是日本技術人員。那就是日立制作所中央研究所電子研究中心主管研究員久本大領導的研究小組。久本在1989年IEDM（International Electron Devices Meeting）上發表的“DELTA構造”立體晶體管正是Fin FET的前身。久本憑借這方面的成績獲得了平成23年度（第11屆）山崎貞一獎。山崎貞一獎以半導體、材料及生物科技等領域取得先驅性業績的日本人為對象。日前，本站記者采訪了久本，請他談了提出Fin FET概念的過程以及CMOS微細化的前景。
——請談一下提出Fin FET概念的過程。
久本：我們研究小組是在1980年代后半期LSI制造技術迎來0.3μm工藝的時候開始構想Fin FET的。以當時日立制作所半導體業務的主力產品DRAM來說，該技術可用于制造當時最大容量的64Mbit產品。那時正值“CMOS微細化能延續到何種地步”的極限論浪潮再次襲來之際。當時，被視為CMOS延續手段而得到各研究所大力研究的是采用SOI（Silicon On Insulator）構造的MOS晶體管。各研究所開始有數據表明，采用SOI薄膜的晶體管適于抑制成為微細化障礙的短溝道效應。而Fin FET的概念正是在我們研究小組對SOI晶體管的優缺點展開廣泛討論的過程中誕生的。
SOI晶體管有兩種，一種是使溝道完全耗盡的完全耗盡型，另一種是使溝道部分耗盡的部分耗盡型。我當時認為，能夠對已有平面CMOS發揮出充分優勢的是完全耗盡型，SOI的真正價值正因是完全耗盡型才會得以體現。這一想法至今也基本未變。因此，我想完全耗盡型SOI晶體管也許能夠設法實現短溝道效應強、容易提高導通電流的構造。而最看好的就是通過柵極電極從兩個方向來控制溝道的雙柵極（Double-Gate）構造。
平面CMOS通常在溝道上側設置柵極電極。簡單考慮的話，要想實現雙柵極構造，只要在溝道下側再設置一個柵極電極就行了。但我的直覺是，這種方法很難實現量產。原因是需要在下側柵極電極上以外延法及粘合法形成硅溝道，這一工序用自對準（Self-Align）工藝很難實現。而不使用已在平面CMOS量產中積累起經驗的自對準工藝的話，又很難以高成品率實施量產。因此，我感覺必須要在自對準工藝的基礎上實現能夠用平面CMOS技術制造的雙柵極。
因此我們想出了將溝道制成立體形狀，并以柵極電極夾在溝道兩側的Fin FET構造。如果是該構造，便可利用自對準工藝來實現雙柵極。在1989年的IEDM上，我們發表了利用元件隔離用的LOCOS（Local Oxidation Of Silicon）工藝對SOI構造的Fin FET進行試制的結果。當時采用了不僅在溝道兩側還在溝道上面設置柵極電極的三柵極構造。1998年，我們發布了僅在溝道兩側設置柵極電極的雙柵極構造的Fin FET。其特點在于，與三柵極構造相比易于減小器件的尺寸。該研究成果當時在業內還屬首例。
——1989年在IEDM上首次發表Fin FET概念時，周圍反響如何？
久本：我感覺當時并未受到多高評價。“可用平面CMOS技術制造的雙柵極”這一器件技術方面的革新性并未引起過多關注。反而有很多評價都著眼于實現SOI晶體管的新工藝技術提案這一側面。
——當時，Fin FET的實用化都面臨那些技術課題？是否考慮過實用化時間？
久本：要想發揮Fin FET的優點，就必須要將“鰭”的寬度加工成比柵極長度小的尺寸。雖然在研究水平上這一點足可實現，但投入量產的話就會出現成品率等問題。另外，作為Fin FET的母材被看好的SOI基板當時也因金屬污染問題而無法在CMOS量產線中使用。這也是一大課題。
1998年發表雙柵極構造的Fin FET時，曾感覺該技術導入量產的好處和壞處會在90～65nm工藝范圍達到平衡。但在導入一項新技術時，要想防止各種風險，好處就必須要遠遠超過壞處。鑒于這一點，我最終做出了Fin FET到25nm工藝前后才有用武之地的判斷。
——最終英特爾在22nm工藝方面率先在業內將該技術導入量產。這與您預想的25nm工藝前后基本吻合。
久本：對于Fin FET的重要性，我還想指出一點是，其具有不提高溝道雜質濃度即可抑制短溝道效應的特點。以往平面CMOS為抑制短溝道效應通常采用提高溝道雜質濃度的手段。但這種方法存在載流子遷移率變差以及閾值電壓下降等此消彼長的關系。而SOI構造不同，由于利用柵極電極的溝道控制性較高，因此即便在溝道雜質濃度較低的條件下也可抑制溝道效應。這也是Fin FET的共同特點。
在2000年代前半期，有很多觀點將Fin FET視為用來提高導通電流的技術。而到了2000年代后半期，閾值電壓不均作為一大課題成為焦點。在抑制閾值不均時，降低溝道雜質濃度的方法非常有效。因此，這時便可發揮Fin FET在溝道濃度較低條件下也可抑制短溝道效應的特點。作為Fin FET得以在22nm工藝這一時間點實現量產的背景，這一點不容忽視。
——請談一下CMOS微細化的前景。有很多觀點認為，今后在Fin FET延續數代后，會朝著以包圍溝道所有面的方式形成柵極電極的柵極全包圍（Gate-All-Around）構造轉變。
久本：半導體廠商是選擇Fin FET還是選擇柵極全包圍構造，這要取決于如何來設計CMOS晶體管的散熱性及其相關功耗。Fin FET易于向基板一側散熱，因此適于流經大電流的高速器件。而柵極全包圍構造則適于截止狀態較多的低功耗設計。不過，柵極全包圍構造尚未確立基于自對準工藝的制造技術，這是其一大課題。
無論選擇哪種構造，將溝道寬度減至比5nm小的水平都非常難。因為這時量子效應就會顯現出來，用以往的方法很可能無法控制閾值電壓。Si-CMOS的真正極限可以說就在溝道寬度減至5nm時。
——您對20多年前自己提出的概念最近得以實用化有何感受？請談一下身為研究人員的未來夢想。
久本：感覺Fin FET在CMOS器件中的應用已告一段落。但Fin FET還存在應用于其他領域的可能性，今后的興趣在這一方面。比如，我們公司開發了利用Fin FET的硅制LED及激光器。該創意旨在利用硅來實現連接芯片間的長數mm以下的連接器。由于可在與LSI同一塊的芯片上形成光導波路，因此成本優勢較大。雖然目前尚未取得激光振蕩等成果，但這是一個前景看好的課題。
另外，雖說是與Fin FET不同的技術，但我們還在開發可形成陡峭亞閾值斜率的晶體管。這是一種以0.5～0.3V的非常低的電壓工作的MOS晶體管。在2010年的IEDM上，我們就其實現可能性做了相關發表。相關成果表明，通過改進已有MOS晶體管的擴散層，便有望形成陡峭的亞閾值斜率。今后，LSI技術將朝著更注重低功耗的趨勢發展。從這一觀點來看，能夠形成陡峭亞閾值斜率的器件具有重大意義。
作為研究人員，我的夢想仍與以前一樣。那就是使自己提案的器件變成產品，為社會做出貢獻。今后我將繼續追求這一夢想。