摘  要： 傳統絕熱電路ECRL(Efficient Charge Recovery Logic)有兩個缺點，其一是電路節點能量不能被完全回收；其二是電路的功耗隨著負載電容的增大而增加。對此提出了兩種改進型電路，一種是構造一條能量回收通路，使得未回收的能量通過構造的通路得到回收，用有限的絕熱損失實現非絕熱能量的完全回收；另一種是通過自舉操作使得電路的非絕熱過程僅涉及電容較小的驅動MOSFET管，與負載電容不直接相關。采用0.5 μm BSIM3v3模型工藝的HSPICE對上述電路進行仿真，結果表明，與ECRL電路相比，兩種改進型電路的功耗均有一定程度的降低。
關鍵詞： ECRL； 能量回收； 絕熱電路

    通常降低集成電路功耗的方法有減小負載電容、減少開關跳變和降低電源電壓等，但是這些降低功耗的方法是有限制的。近年來人們提出了一種在電路設計上能夠極大減少電路功耗的新型電路，稱為絕熱電路，也稱能量回收電路。
　絕熱電路可分為完全絕熱電路與半絕熱電路兩種，前者從理論上講功耗可以達到零，但是需要復雜的可逆邏輯電路，實現起來難度很大，后者雖然沒有實現零功耗，但是電路結構相對簡單，且相對傳統CMOS電路功耗已明顯降低，因此不完全絕熱電路近年成為主要研究對象。不完全絕熱電路有ECRL、2N-2P、2N-2N2P、PAL、PAL-2N等[2-4], 這些電路在一定程度上實現了低功耗，但各自存在一定缺陷，其一是電路節點能量不能被完全回收，殘留能量與MOSFET的開啟電壓VT有關，如果節點電容是C，則電路的非絕熱損耗為E=CVT2。其二是電路功耗與電路的負載電容直接相關，功耗隨著負載電容的增大而增加。
　針對傳統ECRL電路的缺點提出了兩種改進型電路。
1 ECRL電路
　ECRL電路的結構和功率時鐘如圖1所示,功率時鐘一方面為電路提供能源，同時也控制著電路的工作節奏，實現了求值和能量的回收。ECRL的工作過程分為預充求值階段、保持階段、回收階段以及等待階段。
    假設在預充求值階段INB為邏輯“1”，IN為邏輯“0”,此時由于MN2導通而將OUTB節點拉到低電平，當CLK上升到MOS管的閾值電壓|VTP|時MP1導通，CLK通過MP1對OUT節點充電，但在CLK未達到|VTP|之前時，
　利用0.5 μm BSIM3v3工藝模型，在功率時鐘的上升和下降時間均為20 ns、頻率為12.5 MHz幅值為5 V、負載電容分別為20 fF的條件下，通過HSPCIE仿真得到其功耗為0.217 23 μW。
2 改進的ECRL電路(IECRL)
　ECRL電路的節點能量不能被完全回收，這影響了電源的回收效率。IECRL電路是對ECRL電路的改進，該電路通過構造一條能量回收通路使得未回收的能量得到回收。IECRL電路的結構和工作時鐘如圖2所示。

    假設在預充求值階段輸入INB為邏輯“1”，IN為邏輯“0”，與ECRL電路相同，OUTB節點被拉到低電平，區別在于CLK未達到|VTP|之前時，CLK1為高電平使MN3導通,因此在輸出OUT節點從零到|VTP|過程中無非絕熱損失。當CLK達到最大值時，OUT也隨著CLK達到最大值，電路進入保持階段。當CLK由最大值下降時，通過MP1將能量回收至CLK，此時CLK1為高電平使得MN3導通，殘余能量通過MN3回收至CLK，因此OUT可以下降到零。回收過程結束后，電路進入等待階段，輸入端重新賦值進入下一周期。
　IECRL的能耗僅包括絕熱能耗，其第一部分是CLK對負載電容的充放電能
　IECRL電路的仿真結果圖3所示，由于對ECRL電路進行改進，輸出 OUT和OUTB節點的低電平已經達到零，說明能量回收有一定程度的改善。

    利用0.5 μm BSIM3v3工藝模型,在功率時鐘的上升和下降時間均為20 ns、頻率為12.5 MHz幅度為5 V、負載電容為20 fF的條件下，通過HSPCIE仿真得其功耗為0.529 67 μW。在相同條件下，IECRL電路的功耗約為ECRL電路的2.4倍，這是因為在預充求值和回收期間CLK1使額外增加的NMOS管導通來減少電路的非絕熱損失，但IECRL電路的輸出低電平降到零，提高了電路的抗干擾性。IECRL電路的優勢在于在實際的由阻尼振蕩產生的時鐘電路中，回收的能量可以及時補充給CLK，使得電路一直維持下去。
3 改進的自舉能量恢復電路(IBERL)
　IBERL電路通過自舉操作使得電路的非絕熱過程僅涉及電容較小的驅動MOSFET管，與負載電容不直接相關。IBERL電路的結構和時鐘電路如圖4所示。

    B1和B2是自舉操作的節點，電路中一個脈沖的周期分為六個時間段：T1、T2、T3、T4、T5、T6。假設輸入INB為邏輯“1”，IN為邏輯“0”，在T1時間段，由于N2導通，因此A2點的電壓為零。當CLK隨時間上升到|VTP|時P1導通，CLK通過P1對A1節點充電,當CLK達到最大值時，A1節點電壓也達到最大值。因為A1點與B1點之間采用互補傳輸門，不會有閾值損失,所以B1節點的電壓也隨著CLK達到最大值，而節點A2和B2保持在零電位。B1節點的高電平使N8導通，將輸出OUTB節點拉到低電平。T2時間段各節點電壓大小不變。在T3時間段，CLK由高電平向低電平變化的過程中,A1節點隨著CLK變化，由于N3和P3的接法相當于一個反向的二極管，因此節點B1的電荷不會通過N3或者P3倒流到CLK，電位依然是CLK的最大值，節點A2和B2不受影響，依然保持在零電位。在T4~T6時間段，N3和P3、N4和P4保持在截止狀態，OUTB為低電平；當CLK1逐漸升高時,由于B1節點與CLK1節點間寄生電容的作用，節點B1由于自舉作用升高使得N5保持在導通狀態，輸出信號是一個與CLK2相同的脈沖,由于自舉操作的NMOS管的柵電容遠小于負載電容，因此電路的功耗可以降低很多。
　IBERL的功耗包括絕熱能耗和非絕熱能耗。絕熱能耗包括兩個部分：第一部分是對負載電容的充放電能耗
    利用0.5 μm BSIM3v3工藝模型，在功率時鐘的上升和下降時間均為20 ns、頻率為7.14 MHz幅值為5 V、負載電容為20 fF的條件下，通過HSPCIE仿真得其功耗為0.169 24 μW。在此條件下，IBERL電路的功耗約為ECRL電路的70%。
　圖5分別表示了是ECRL電路和IBERL電路功耗隨負載電容的變化情況，可以看出隨著負載電容的增大，IBERL電路相比ECRL電路功耗增加更緩慢，因此在負載比較重的情況，IBERL電路的能耗優勢就會越明顯。

    IECRL電路構造了一條能量回收通路使得未回收的能量通過構造的通路得到回收，用有限的絕熱損失實現非絕熱能量的完全回收；IBERL電路通過自舉操作，使得電路的非絕熱過程僅涉及電容較小的驅動MOSFET管，與負載電容不直接相關。HSPICE的仿真結果表明，兩種改進型電路的性能比傳統的ECRL電路有明顯改進。
參考文獻
[1] DAVARI B. CMOS scaling for high performance and low power the next ten years[J]. Proc.of the IEEE, 1995,83(4):595-606.
[2] YO Y M,DENG K J. An efficient charge recovery logic circuit[J]. IEEE journal of solid-state circuits,1996,31(4):514-522.
[3] 羅家俊, 李曉民, 仇玉林,等.一種新型的絕熱低功耗邏輯電路[J].固體電子學研究與進展，2003,23(2):225-228.
[4] NG K W, LAU K T. Improved PAL-2N logic with complementary pass-transistor logic evaluation tree[J]. Mciroelectronics Journal, 2000,31(1):55-59.
[5] WATKINS B G. A low-power multiphase circuit technique[J]. IEEE journal of solid-state circuits, 1967,2(4):213-220.
[6] 周潤德.采用自舉技術的不完全絕熱電路[J] .清華大學學報,2004,44(7):981-983.