摘 要： ColdFire V4內(nèi)核MCF54418微處理器集成內(nèi)存管理單元MMU、雙以太網(wǎng)MAC、10個UART串行接口以及兩個CAN總線等各種通信外設接口，非常適用于工業(yè)現(xiàn)場通信產(chǎn)品的開發(fā)。利用MCF54418微處理器設計而成的通信管理機具有集成度高、性能優(yōu)異、配置靈活等特點。
關鍵詞： ColdFire V4內(nèi)核；雙以太網(wǎng)；通信管理機；RS485
伴隨著電子技術的不斷發(fā)展，電子通信技術應用領域越來越廣，通信方式日新月異、通信速率越來越快。隨著在網(wǎng)絡、通信、控制等領域對大量數(shù)據(jù)交換處理的需求，傳統(tǒng)8 bit處理器已無法滿足要求。為解決這一問題，使用32 bit處理器構成嵌入式應用系統(tǒng)。通常工業(yè)現(xiàn)場設備由于各個廠家研制的時代差異及應用場合需求不同，常規(guī)通信方式基本有RS232、RS485、CAN總線、以太網(wǎng)等幾種。通常大部分工業(yè)現(xiàn)場設備由RS232、RS485、CAN等網(wǎng)絡完成數(shù)據(jù)信息的傳輸任務，而廠級上層調(diào)度傳輸任務基本上是由以太網(wǎng)來完成的。由于ColdFire V4內(nèi)核的MCF54418微處理器主頻達到250 MHz，指令處理能力達到385 MIPS，內(nèi)部具有64 KB SRAM并可擴充DDR2 RAM內(nèi)存、外部Nand Flash存儲器，有可獨立工作帶有IEEE1588對時功能的雙以太網(wǎng)MAC、10個UART、兩個CAN（其中串口部分復用引腳以及）以及I2C等各種通信外設接口，非常適用于工業(yè)現(xiàn)場通信產(chǎn)品的開發(fā)設計。更具有吸引力的是，該芯片是高度集成的片上系統(tǒng)處理器，擁有比ARM9性能更先進的250 MHz ColdFire V4內(nèi)核，支持Linux、Windows CE和其他許多嵌入式操作系統(tǒng)的存儲器管理單元（MMU），可方便地完成10個串口驅動及以太網(wǎng)TCP/IP協(xié)議棧和兩個CAN設備的驅動及文件系統(tǒng)的開發(fā)。利用MCF54418微處理器設計的通信管理機具有集成度高、性能優(yōu)異和配置靈活等特點，可大大提高系統(tǒng)設計的靈活性和可擴展性。
1 現(xiàn)場通信管理機的原理框圖和設計
本文設計了面向工業(yè)現(xiàn)場通信需求的通信管理機，其原理框圖如圖1所示。它有兩個以太網(wǎng)通道，可以組成雙以太網(wǎng)環(huán)網(wǎng)向上位機調(diào)度系統(tǒng)傳輸數(shù)據(jù)，IEEE1588對時功能可以保證傳輸數(shù)據(jù)的實時性。8個RS232/RS485通信接口可用來處理RS485網(wǎng)絡和RS232設備數(shù)據(jù)，每個RS485網(wǎng)絡可以連接128個RS485設備。兩個CAN網(wǎng)絡接口，每個可連接128個CAN設備。微處理器USB Host接口用來連接USB存儲設備，主要存儲一些通信管理協(xié)議和裝置配置數(shù)據(jù)。本裝置還有1 GB的DDR2 SDRAM和2 GB的Nand Flash存儲器，并且該處理器可以支持主流的6/8個Bank DDR2芯片。此外，該系統(tǒng)還具有看門狗、RTC實時時鐘、人機交換界面等接口。
本設計的軟件采用2.6.29標準Linux操作系統(tǒng)內(nèi)核及Jffs2文件系統(tǒng)，支持網(wǎng)絡文件系統(tǒng)調(diào)試。采用Nand Flash啟動、雙以太網(wǎng)驅動支持NFS，Web Server，USB驅動支持Mass Storage類設備。
2 系統(tǒng)硬件原理設計及主要芯片介紹
2.1 DDR2芯片設計
本設計中的DDR2芯片采用1 GB容量8個Bank的DDR2芯片MT47H128M8，總線主頻為250 MHz，總線數(shù)據(jù)寬度為8 bit。DDR2電源為1.8 V，采用DDR2專用芯片LP2997MR供電以確保系統(tǒng)供電穩(wěn)定。在DDR2系統(tǒng)設計中，由于總線速度達250 MHz，最需要注意的就是高速信號的完整性，所有的信號都需要加串行端接進行阻抗匹配。此外，在布線時應遵循以下的規(guī)則：差分時鐘信號的正負端在端接電阻前后都要按照差分走線方式嚴格匹配走線長度，并且需要放大與其他信號線的間距，建議大于10 mil以上，并且最好有地線包裹，防止線間串擾。差分數(shù)據(jù)選通線的正負端在端接電阻前后都要按照差分走線方式，其他的數(shù)據(jù)線（寫控制等信號）的走線必須和數(shù)據(jù)時鐘走線在端接電阻前后匹配，所有的信號都盡可能在內(nèi)層走線，且盡可能短。
2.2 雙以太網(wǎng)PHY設計
以太網(wǎng)MAC采用了雙以太網(wǎng)接口的設計方案，因此采用了單芯片的DP83849雙以太網(wǎng)PHY芯片。微處理器通過RMII的接口與PHY芯片連接，主時鐘使用50 MHz，PHY芯片通過帶網(wǎng)絡變壓器的RJ45接口引出來，可以直接連接網(wǎng)線與外部網(wǎng)絡通信。它可以用作網(wǎng)絡文件系統(tǒng)的調(diào)試更新，也可用于網(wǎng)絡軟件更新、網(wǎng)頁訪問等多種網(wǎng)絡通信功能。在硬件設計時需要注意EMI干擾和防雷增加共軛扼流線圈，以太網(wǎng)RX+、RX-，TX+、TX-信號線應嚴格按差分信號線布線規(guī)則進行布線，以確保傳輸信號的完整性和可靠性。
2.3 RS232/RS485通信接口
MCF54418芯片集成了最多10個異步串行設備（U0~U9）和兩個CAN設備。由于一些串口與CAN設備信號復用，因此實際設計中只設計了8個RS232/RS485通信接口和兩個CAN總線接口。設計中RS485通信接口采用了免控制零延遲RS485電路，其既可以節(jié)省RS485的收發(fā)控制信號，又可以完全避免RS485通信中普遍存在的以下問題：（1）發(fā)送數(shù)據(jù)存在轉換延時，這無形中占用了系統(tǒng)處理時間；（2）發(fā)送狀態(tài)轉換若太快或太慢將會造成數(shù)據(jù)丟失甚至通信崩潰；（3）在收發(fā)數(shù)據(jù)轉換時容易引入干擾，導致系統(tǒng)收到雜亂數(shù)據(jù)引起數(shù)據(jù)處理錯誤。免控制零延遲RS485電路如圖2所示。
圖2中，U1為RS485驅動芯片，其信號接收發(fā)送控制端DE和RE不經(jīng)微處理器控制，而是直接經(jīng)U2反向器接到收發(fā)送信號輸出端。通常當系統(tǒng)發(fā)送完數(shù)據(jù)時，TX信號自動變?yōu)楦唠娖剑?jīng)U2反向變?yōu)榈碗娖剑琑E引腳有效關閉發(fā)送電路自動轉換到接收狀態(tài)。
當發(fā)送數(shù)據(jù)時，若發(fā)送0信號，則TX為低電平，經(jīng)U2反向后，DE為高電平，發(fā)送電路允許工作，接收電路禁止工作。此時，輸出端A、B產(chǎn)生標準低電平差分信號，0信號被送到RS485總線上。若發(fā)送1信號，則TX為高電平，經(jīng)U2反向后，DE為低電平，接收電路允許工作，發(fā)送電路禁止工作。此時，輸出端A、B由于有R1、R2、R3電阻鉗位，總線產(chǎn)生標準高電平差分信號，從而使遠端RS485接收器也能可靠地接收到1信號。
綜上所述，本電路的關鍵在于U2和總線偏置電阻。其中U2選用單邏輯門電路SN74AHC1G14DBVT，與常規(guī)分離元件搭接的非門電路不同，其能夠確保控制信號可靠翻轉，保證轉換時間在幾個納秒之內(nèi)。這么短的切換時間相對微秒級波特率的RS485通信時間，延遲幾乎為零。因此，本電路能夠準確地保證系統(tǒng)工作在半雙工傳送模式，即自動符合RS485半雙工傳傳輸協(xié)議。整個通信過程不需要讀寫轉換控制操作，轉換完全由硬件本身完成，并提高了系統(tǒng)通信效率。
本通信管理機已成功應用到某礦山電力設備監(jiān)控系統(tǒng)中，且性能可靠，為用戶取得了良好的經(jīng)濟效益。
參考文獻
[1] 李晶皎，王愛俠，張廣淵.ColdFire系列32位微處理器與嵌入式Linux應用[M].北京：北京航空航天大學出版社，2005.
[2] Freescale Semiconductor. MCF5441x reference manual， Rev 2[Z]. 2009.
[3] Micron Technology， Inc. MT47H128M8-DDR2 SDRAM Datasheet[Z]. 2004.