我現在得出了一個結論，我們中的絕大多數人對未來科技走向毫無頭緒。我們只是忙著推動科技進步，甚至連方向是否正確都不清楚。豐富的旅行經驗告訴我們一個常識，長途旅行必須理清兩個問題：

    1. 我現在哪兒？

   2. 我要去哪兒？

    科技領域同理，我們需要弄清楚自己是不是正朝著正確的方向前進。所以我請TI的一些高級技術人員思索2020年IC科技尖端的水平會發展到何種程度。你也許會說我們得有十倍于雙2.0的視力才能看清2020年的情況。

 下面是我對這一主題的初步感想。

    處理單元(Processing Element, PE)將變成單時鐘域。多年來我們相信摩爾定律將帶來越來越快的時鐘頻率。現在終于發現時鐘頻率并非我們的朋友。事實上，我們早在15年前就該意識到這個問題。不過隨著技術的進步，處理單元將變得足以讓CPU在一個時鐘周期內完成所有與資源的通信。

     系統將由多個處理單元構成。嵌入式系統由很多異構處理單元構成，每個處理單元都是一個“單時鐘域”處理器。處理單元的布局將類似現在的FPGA。

    我們將發揮三維空間的優勢。通過堆疊封裝技術進行整合將會像片上系統一樣平常。

    開發者都將用高級語言編程。開發環境可以掌控系統的所有資源，包括微處理器、DSP、加速器、外設、模擬信號處理器、模擬外設、RF無線射頻等等。
   

 IC設計將由更小的團隊（5-10名設計師）完成，硬件設計及所需時間更短（6-12個月）。復用（Reuse）將會成為常態。我來解釋一下復用的兩種定義：

 1. 我的設計工作完成的很出色，其他人以后都用它。

2. 我沒時間重復設計，所以需要找到足夠相近的設計以保證按時完成任務。

    不幸的是現在第一種定義更為常用。小設計團隊加上更緊張的時間限制迫使我們采用第二種定義，現在已經有公司這么做了。

    大部分創新將在硬件基礎之上的軟件內完成。

    硬件將成為創新設計人員實現構想的平臺的組成部分。

    這是我對2020年的初步看法，雖然預測未來主要依靠想象力。不過dsp顯示出一些強烈的趨勢，我認為未來幾年的發展是可預測的。

    2009年：多核已經上市。隨著片上系統體系結構越來越多地被采用，單核CPU設備將越來越少。

    2012年：片上網絡（Network-on-Chip,NoC）到來。片上網絡是一種高性能設備，通過分組點對點異步高速通信通道連接處理單元。

    2010-2015年：組件式軟件。一個設備上的內核數量仍然有限，“組件開發者”開發單獨的軟件組件用于單個計算集群單元，然后再組裝為一個多核系統。基于該原則的開發工具提升了穩定性，因為軟件通信體系結構（SCA，用于SDR，軟件定義無線電驅動了硬件通過中間件實現虛擬化。

    2015-2020年：單程序多數據(Single program multiple data, SPMD)。內核數量達到32個以后，組件式方法將逐漸失效，繼而轉向高性能計算(high-performance computing , HPC)中所采用的SPMD。嵌入式軟件社區負責開發SPMD方式，讓程序在編譯后同時運行于多個內核。最初需要通信流（communication flow）的明確解釋，現在選派（pragmas）被引入激發算法的天然的并行優勢，以深挖多核設備的潛能。

    2015：FPGA的終結。這將是可編程性發展史的里程碑。相比組成FPGA的ALU/LUT分布式結構，小型多核CPU在顯著降低功耗的同時，為復雜算法和通信模式提供了更豐富的映射選項。

    2020：CPU消失。功能在多CPU上的分散處理急劇簡化了每個CPU的硅成本，而基于硬件的操作系統支持可以高效管理片上網絡傳輸。程序員無需留意CPU間通信，可以在不知曉具體有哪些獨立執行單元參與的情況下進行開發、debug。編程更關注總體數據流而不是獨立的部分。

    2020年的產品品種和2009年相比不會有太大變化。2020年，嵌入式DSP仍將是各種CPU和加速器的多樣化組合。即便程序員在編程時不再留意各設備的差異，有些設備在執行特定任務時表現更好這一現象未來不會改變。

    因為片上系統的價值很大程度上建立在外圍設備的悉心挑選之上，CPU和DSP制造商的差異體現在各種IP模塊組合與連接方式。最后，開發工具品質和應用軟件支持將決定誰能成為第一流廠商。