電荷耦合器件CCD(Charge Coupled Device)是20世紀70年代發展起來的一種半導體集成光電器件。與其他半導體光電器件相比，CCD具有噪聲低、靈敏度高、分辨率高等優點，目前被廣泛應用于天文觀測、航天遙感遙測和工業控制等領域[1]。然而，作為一種圖像傳感器，CCD的輸出信號為模擬信號，其中總是會混雜各種噪聲。為提高圖像質量，需要對各種噪聲源及其抑制方法進行研究[2-3]，本文主要對經由信號處理電路的偏置漂移進行研究并提出校正方法。

1 偏置漂移的產生
1.1 信號處理電路
    CCD信號處理電路如圖1所示，CCD輸出信號經過前置放大、相關雙采樣、減法電路、可變增益放大和模數轉換后輸出數字圖像。FPGA從模/數轉換器ADC接收有效像元和暗像元的量化值，并對暗像元的值進行濾波等處理后更新數/模轉換器DAC的值。

    相關雙采樣電路采用Analog Devices公司的AD9823芯片，其基于反饋的箝位電路可以將信號中的殘留偏壓消除掉，輸出“偽差分”信號(OUTPUT、REFOUT)。
1.2 減法電路
    為了增加信號的動態范圍，需要把參考輸出(REFOUT)從芯片輸出(OUTPUT)中減去。減法電路中用到的運算放大器存在溫度漂移及失調電壓，這在輸出圖像上表現為偏置隨時間漂移，如圖2所示。

    從圖2可以看出，隨著時間的增加，圖像的偏置漂移可達到100個碼值以上(量化AD分辨率為12 bit)。一般采用兩種方法來減小這種影響：(1)選用低溫漂、低失調電壓的運算放大器，并選用低溫漂的電阻。但這樣不僅會大大增加電路的成本，而且也不能從根本上解決問題。(2)加補償電路，但會增加調試的難度并需要經常校準。為克服以上缺點，采用如圖1所示結構的偏置漂移校正電路。其中FPGA完成暗像元量化值的處理工作，并根據校正算法給出數/模轉換器的配置值。
    因為相關雙采樣芯片將信號零電平箝位至暗像元電平，所以對暗像元來講，相關雙采樣芯片的輸出OUTPUT與REFOUT相等，設其值均為VBIAS。數/模轉換器的輸出為VIN-，運放的失調電壓為VID，運放的溫漂電壓為VT(t)，信號處理鏈路中引入的噪聲為Vnoise，可變增益放大器的增益為AV。由于采用了12 bit的ADC，其量化噪聲[4]可以忽略。在偏置沒有漂移的情況下，暗像元的量化值VFLXD應滿足：
    
    由式(3)可知，如果FPGA直接將VIN-的值實時配置給數/模轉換器，則由于Vnoise的存在，會使得圖像的鄰近行偏置不一樣。為了讓圖像有較好的穩定性(即在正常顯示圖像時)，不會看到圖像各行出現因頻繁的偏置漂移校正引起(如圖3所示)的條紋狀現象，需要對暗像元的量化值VFLXD進行低通濾波。

2 濾波器設計
    有限沖擊響應FIR(Finite Impulse Response)數字濾波器因具有精度高、有嚴格的線性相位等優點被廣泛應用[5]。與通用DSP相比，FPGA器件應用于數字信號處理時速度更高，成本更低，更加靈活。使用Matlab和Xilinx 公司的開發套件ISE可以快速高效地設計兩種低通濾波器。
    N階FIR數字濾波器可以用差分方程來描述，即：
  
其中，y(n)是濾波器輸出信號，h(i)是濾波器的系數，x(n)是濾波器輸入信號。
2.1 窗函數法設計FIR低通濾波器
    低通濾波器設計指標的選取：當濾波器階數過高(大于40階)時，會消耗大量的FPGA資源，而濾波器階數過低時又不能達到預期的濾波效果。綜合考慮，取濾波器階數為30階、采樣頻率為1 kHz。因為溫度變化造成影響的周期在數秒的量級，故取截止頻率為0.1 Hz。選擇主瓣和旁瓣比例可調的 Kaiser窗，取Beta值=0.2。
    使用Matlab2010a的FDATool(Filter Design & Analysis Tool)工具和ISE10.1的AccelDSP數字信號處理軟件聯合設計濾波器，使得設計更加簡潔、精確、可靠[6]。
    使用Matlab軟件計算低通濾波器的系數h(i)，得到濾波器的輸入、輸出功率譜密度PSD(Power Spectral Density)如圖4所示。從圖中可以看出，輸入信號中在25 Hz以上的頻率成分的能量值衰減超過一半。

    將浮點h(n)轉化為FPGA可以處理的定點數，對得到的定點低通濾波器進行仿真，得到其輸入、輸出功率譜密度如圖5所示。從圖中可以看出，輸入信號中在25 Hz以上的頻率成分的能量值衰減超過一半。
 

3 校正方案及實驗結果分析
3.1 閾值M的選取
    一旦暗像元的處理值大于或等于閾值M時，FPGA就會重新配置DAC。
    設DAC分辨率為ΔVDA、ADC的分辨率為ΔVAD、可變增益放大器VGA(Variable Gain Amplifier)的增益為AV，取閾值：
    
    對8位圖像，由以上分析可知，當VGA的增益較小時(小于4)，通過控制DA完全可以將MLS控制在對圖像無任何影響的范圍內；當VGA的增益較大時，對MLS的控制能力稍弱，此時可以通過增加DAC的精度(換成12 bit的DAC)或者減小DAC的參考電壓來提高性能。
3.2 DAC調整周期的選取
    因為FIR濾波器存在延時，本設計的濾波器延時為32個采樣時鐘周期(即32 ms)，所以不能對偏置漂移進行實時校正，否則在達到閾值時圖像灰度值會出現劇烈的變化。故校正周期Tr＞32 ms。
    溫度等外界環境一般不會劇烈變動，所以Tr的值可以取得稍大以減小隨機噪聲的影響。但Tr越大對溫漂等的抑制能力就越弱，所以Tr不能太大。綜上取Tr=100 ms。3.3 實驗結果分析
    本實驗使用dalsa公司的高速線陣CCD IL-P3-B，信號處理電路如圖1所示。實驗條件為：行頻1 kHz，截取系統上電1分鐘～2分40秒之內的數據，外界環境為室溫(25 ℃)，VGA增益約為1.8倍。
    分別在以下三種條件下獲取暗像元的量化值和DAC的配置值：(1)不加濾波對偏置漂移校正(如圖7)；(2)加入FIR低通濾波對偏置漂移進行校正(如圖8)；(3)加入均值濾波對偏置漂移進行校正(如圖9)。

    圖7、圖8和圖9中，上方的淺色曲線是暗像元的值(即VFLXD)，深色曲線是對VFLXD進行相應濾波處理后的值。可以看到，對圖像偏置漂移進行校正后，偏置被很好地控制在10個碼值以下。

    圖7、圖8和圖9中下方的曲線是FPGA給DAC的配置值(即VIN-)。可以看到，在同一時間內，不加濾波對
偏置漂移進行校正時，校正的次數為16次，遠遠多于FIR低通濾波的1次和均值濾波的2次。而短時間內過多的配置會使得圖像出現如圖3所示的條紋狀現象。
    總之，本設計的FIR低通濾波和均值濾波都可以達到預期要求。其中FIR低通濾波器能更好地濾除噪聲，使偏置漂移校正更準確；而均值濾波器消耗的FPGA資源更少，也更容易實現。
    針對傳統CCD相機偏置漂移校正方法的不足，本文提出了一種基于反饋的近實時偏置校正方法，并對此方法進行了實驗驗證。該方法能夠及時對偏置漂移進行校正，保證圖像不會出現由漂移產生的條紋狀現象。由于引入模塊化的設計方案，后期可以通過更換性能更好的器件或者更佳的濾波算法獲得更好、更迅速的偏置漂移校正效果。
參考文獻
[1] 牟研娜，王鵬，尹娜.CCD信號采樣位置選取方法的研究[J].航天返回與遙感，2011，32(1)：45-50.
[2] 佟首峰，阮錦，郝志航.CCD圖像傳感器降噪技術的研究[J].光學精密工程，2000，8(2)：140-145.
[3] 李云飛，司國良，郭永飛.科學級CCD相機的噪聲分析及處理技術[J].光學精密工程，2005，13(增刊)：158-163.
[4] 徐桂芝，張慧芬，桑在中.超高速模數轉換器AD9224及其應用[J].2002(4)：48-50.
[5] 饒知.基于FPGA的高效FIR濾波器設計與實現.電子元器件應用[J].2011，13(1)：6-9.
[6] 田耕，胡彬.FPGA開發指南：邏輯設計篇[M].北京：人民郵電出版社，2008：302-309.