亮點：
· 集成化的、預先驗證過的硬件和軟件IP子系統包含一個功率和面積都優化的ARC 32位處理器、各種數字和模擬接口、硬件加速器、各種DSP功能的軟件庫和I/O軟件驅動程序
· 與外圍設備和專屬硬件緊密集成且高度可配置，可以使傳感器的處理效率最大化
· 與等效的分立部件實現方案相比，十多個可配置的硬件加速器減少了內存占用面積且可將功耗降低十倍
· 廣泛的現成可用軟件DSP功能庫,包括數學、濾波、矩陣/矢量和抽取/插值,以加快應用程序軟件開發
· 采用28納米工藝時，可使其實現小到0.01mm2、功耗低于4uW/MHZ
為加速芯片和電子系統創新而提供所需軟件、知識產權（IP）及服務的全球性領先供應商新思科技公司（Synopsys, Inc.， 納斯達克股票市場代碼：SNPS）日前宣布：即刻起提供DesignWare® Sensor IP Subsystem傳感器IP子系統,它是一個用于傳感器控制應用的完整的、集成化的硬件和軟件解決方案。新的IP子系統專為處理來自數字和模擬傳感器的數據進行了優化，可卸載主處理器負擔并且能夠以超低功耗更加高效地處理傳感器數據。該完全可配置子系統包括一個DesignWareARC®EM432位處理器、各種數字接口、模擬到數字數據轉換器（ADC）、硬件加速器、一個包含了各種DSP功能和I/O軟件驅動程序的綜合軟件庫。該DesignWare傳感器IP子系統為設計人員提供了一個完整且經過預先驗證的解決方案，它滿足了諸如智能傳感器、傳感器聚合和傳感器中樞等多樣化應用的需求。
如需觀看多媒體新聞發布，請訪問：
http://www.synopsys.com/Company/PressRoom/Pages/designware-sensor-ip-subsystem-news-release.aspx
傳感器正變得無處不在。諸如物聯網、汽車和移動設備等許多應用,都越來越依賴于讀懂并翻譯像壓力、溫度、運動和接近這些環境情況的能力。通過在同一個子系統中預先集成帶有一個高效處理器和軟件傳感器專用IP單元，Synopsys給設計師提供了一種可立即用于系統級芯片（SoC）的傳感器解決方案，該方案能夠大大地減少了設計師的設計和集成工作量，同時降低設計風險并加快產品投放到市場的時間。
“傳感器單元的總量預計將從2012年的略低于100億個，增加至2017年的近300億個，” Semico Research的首席技術研究員Tony Massimini說。“隨著越來越多的半導體供應商將傳感器接口集成到他們的SoC之中，對諸如Synopsys的DesignWare傳感器IP子系統這樣的傳感器IP子系統的使用，將大大降低他們的集成工作量和成本。”
已集成的硬件
DesignWare傳感器IP子系統帶有功耗和面積都很高效的DesignWare ARCEM4 32位處理器內核，它包括客戶可自定義的擴展和指令，可支持面向特定應用的硬件加速器以及緊密集成的外圍設備。子系統包括多個可配置的、用于連接芯片外傳感器連接的GPIO、SPI和I2C數字接口，以及易于集成到整個SoC的ARM® AMBA® AHB™和APB™ 協議系統接口。模擬接口包括多個低功耗高分辨率ADC，用于高效地為處理器完成傳感器數據的數字化。傳感器子系統的HAPS®基于FPGA的原型驗證解決方案支持盡早的軟件開發，同時還為快速全系統集成與驗證提供了一個可擴展的平臺。Synopsys也提供SoC集成服務,以幫助客戶將子系統集成到他們的芯片之中，或為滿足他們獨特的應用需求而對其進行定制。
“Allegro作為汽車市場中磁傳感器芯片的技術領導者，從諸如Synopsys這樣的可信賴供應商那里獲得高質量的IP是至關重要的，”Allegro Microsystems有限公司傳感器事業部總監Robert Fortin說到。“基于我們的經驗，結合了高性能、小面積和低功耗的DesignWare ARC 32位處理器為傳感器設計提供了超越可替代性解決方案的關鍵優勢。”
專用軟件
DesignWare傳感器IP子系統提供了一個豐富的DSP功能庫,包括數學、復雜數學、濾波（FIR、IIR和相關性等等）、矩陣/矢量、抽取/插值等，以幫助加速傳感器應用程序代碼的開發。此外,還提供了外部設備軟件驅動程序，以便于I/O和ARC EM4處理器的集成；同時還提供了主驅動程序，作為DesignWare傳感器IP子系統到主處理器的接口。
這些傳感器所特有的軟件功能也可以在硬件中實現，以提高性能效率并減少內存的占位面積。通過將一種易于使用的配置工具與傳感器所特有的架構模板相結合，能夠讓設計師針對其特殊的應用快速地選擇可選項,如DSP功能以及數字接口等。這可以使得一個完整的傳感器子系統在數小時內就可以完成配置，而不是需要幾周。
“在家里、汽車和便攜設備中，業界正發現帶有傳感器的設備在與日俱增，”Synopsys公司IP和系統市場營銷副總裁John Koeter表示。“這些設備需要集成了傳感器的，提供高性能、小面積、低功耗的SoC。Synopsys預先驗證過的、可用于SoC的傳感器子系統為設計師提供了更高的硬件和軟件IP集成度，使他們更快地實現其設計目標，并且將風險顯著降低。”
供貨與資源
DesignWare傳感器IP子系統計劃將于2013年10月開始供貨,全面上市時間預計為2013年第四季度。如希望了解更多信息， 請訪問：www.synopsys.com/sensorsubsystem
關于DesignWare IP
Synopsys是一家為各種SoC設計提供高質量和硅驗證過IP解決方案的領先供應商，其豐富的DesignWare IP產品系列包括完整的接口IP解決方案，如廣為應用的協議控制器、數?；旌系腎P（PHY）和驗證IP，模擬IP，各種嵌入式存儲器，邏輯庫，處理器內核和子系統。為了支持軟件開發及IP的軟硬件集成，Synopsys還為其多種IP產品提供驅動器、事務級模型和原型。Synopsys的HAPS®基于FPGA的原型解決方案支持在系統環境中驗證IP和SoC。Synopsys的Virtualizer虛擬原型工具箱使開發人員能夠比傳統方法提早很久就開始為IP或者整個SoC開發軟件。憑借其健全的IP開發方法學，以及在質量、IP原型、軟件開發及綜合性技術支持的大力投入，Synopsys幫助設計師能夠加快產品上市并減小集成風險。如需更多有關DesignWare IP的信息，請訪問: http://www.synopsys.com/designware
關于新思科技
Synopsys加速了全球電子市場中的創新。作為一家電子設計自動化（EDA）和半導體IP領域內的領導者，其軟件、IP和服務幫助工程師應對設計、驗證、系統和制造中的各種挑戰。自1986年以來，全世界的工程師使用Synopsys的技術已經設計和創造了數十億個芯片和系統。更多信息，請訪問：http://www.synopsys.com