全相參多普勒雷達(dá)能在復(fù)雜的干擾背景中自主地對(duì)目標(biāo)進(jìn)行搜索和跟蹤，其要求具有高距離分辨、低截獲概率以及射頻實(shí)現(xiàn)結(jié)構(gòu)簡(jiǎn)單的特點(diǎn)，而高線性度和低相噪的線性調(diào)頻連續(xù)波(LFMCW)信號(hào)非常符合全相參多普勒雷達(dá)體積及精度等方面的要求[1]。傳統(tǒng)的產(chǎn)生LFMCW信號(hào)的方法是采用壓控振蕩器（VCO），但在整個(gè)寬頻段內(nèi)VCO產(chǎn)生高線性度的LFMCW信號(hào)相當(dāng)困難。直接數(shù)字頻率合成器（DDS）由于采用數(shù)字電路結(jié)構(gòu)，所以其產(chǎn)生LFMCW信號(hào)線性度大大優(yōu)于VCO[2]。雖然DDS輸出信號(hào)中帶有雜散信號(hào)，但其大的雜散信號(hào)具有可預(yù)見(jiàn)性[3]。只要合理選擇輸出頻點(diǎn)就可以滿足系統(tǒng)設(shè)計(jì)要求。但目前DDS輸出頻率還做不到寬帶，所以必須通過(guò)倍頻或者上變頻到高頻段。采用倍頻器會(huì)使頻譜純度降低，采用鎖相環(huán)PLL（phase-locked loop）倍頻，雖可以抑制遠(yuǎn)端雜散，但對(duì)近端雜散和相噪并未改善。若上變頻的本振信號(hào)頻譜大大優(yōu)于射頻信號(hào)頻譜純度，則上變頻器的中頻輸出信號(hào)頻譜純度主要取決于射頻信號(hào)的頻譜純度，所以設(shè)計(jì)低雜散低相噪變頻器本振信號(hào)成為了關(guān)鍵。
    本文充分利用DDS與PLL的優(yōu)點(diǎn)，提出了一種利用FPGA控制DDS產(chǎn)生LFMCW信號(hào)，由倍頻器、濾波器、混頻器和PLL分別產(chǎn)生第一、第二本振信號(hào)的二次變頻方案，并采用該方案完成了一種新的S波段全相參雷達(dá)捷變頻收發(fā)中頻部件設(shè)計(jì)工作。
1 系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
    通過(guò)分析寬帶鎖相頻率合成器的性能指標(biāo)和系統(tǒng)功能要求可知，工作頻段、帶寬及相噪雜散指標(biāo)是確定方案框架的關(guān)鍵，所以由此入手選擇方案。根據(jù)上述要求，設(shè)計(jì)的總體系統(tǒng)方案框圖如圖1。

    系統(tǒng)中由單一晶振提供時(shí)鐘信號(hào)，其他模塊包括信號(hào)處理機(jī)的輸入時(shí)鐘信號(hào)均由同源信號(hào)經(jīng)直接倍頻或者鎖相得到，所以整個(gè)系統(tǒng)是相參的。首先，由雙工器提取出梳狀譜發(fā)生器產(chǎn)生的f1和f2點(diǎn)頻信號(hào)，f1經(jīng)倍頻濾波給毫米波部件上行本振信號(hào)，f2為接收機(jī)和發(fā)射上行信號(hào)提供第一本振信號(hào)。在產(chǎn)生上行信號(hào)中，由DDS產(chǎn)生50 MHz定頻或者中心頻率為50 MHz、帶寬為△ MHz低頻率的脈沖調(diào)制線性調(diào)頻連續(xù)波，經(jīng)與f2第一次混頻濾波，再與PLL提供第二次本振信號(hào)上變頻到發(fā)射上行信號(hào)。在接收機(jī)中，中頻本振信號(hào)由PLL與f2上變頻提供。其中PLL的跳頻步進(jìn)為20 MHz。
    該方案混頻第一本振和第二本振均采用了點(diǎn)頻本振參與上變頻。第一本振直接用倍頻鏈倍頻可以得到，而第二本振通過(guò)PLL調(diào)頻得到26個(gè)頻點(diǎn)。所以，本方案實(shí)現(xiàn)的關(guān)鍵技術(shù)是變頻方案設(shè)計(jì)、PLL捷變頻的低相噪低雜散輸出信號(hào)和DDS輸出信號(hào)。
1.1 變頻方案設(shè)計(jì)
    工程上認(rèn)為：若參與變頻的本振相位噪聲優(yōu)于射頻信號(hào)相位噪聲7個(gè)dB以上，則不會(huì)使變頻輸出信號(hào)的相位噪聲惡化。參與倍頻的本振信號(hào)出自倍頻器和PLL，晶振相噪可以達(dá)到-150 dBc/Hz@1 kHz，則f2信號(hào)相噪理論上可以優(yōu)于-130 dBc/Hz@1 kHz。變頻方案主要考慮雜散的抑制，雜散設(shè)計(jì)很重要的一個(gè)方面就是新增雜散。對(duì)于本系統(tǒng)來(lái)講主要是變頻交調(diào)雜散的交調(diào)很容易造成阻塞現(xiàn)象，故在各級(jí)抑制好混頻雜散尤為重要。適當(dāng)?shù)剡x擇變頻頻率關(guān)系、設(shè)計(jì)好相應(yīng)的變頻濾波器可以達(dá)到本系統(tǒng)雜散指標(biāo)要求。
    頻綜的變頻采用了低邊本振，這樣混頻后的組合頻率落到輸出頻帶內(nèi)的頻點(diǎn)很少。由于本系統(tǒng)為頻帶達(dá)到500 MHz的寬帶系統(tǒng)，故利用雙工器取出梳狀譜中大于500 MHz的ｆ1和ｆ2信號(hào)，但也不可避免有些諧波落入通帶內(nèi)。并且混頻器1和3中有一些交調(diào)雜散落入通帶內(nèi)，但只有四階以上的雜散落入通帶內(nèi)。考慮到不同信號(hào)的雜散較難出現(xiàn)疊加（位置的重合），故各點(diǎn)信號(hào)的雜散通過(guò)信道后不會(huì)發(fā)生惡化。因此，理論上只需做到各個(gè)信號(hào)-50 dBc的雜散即可；實(shí)際設(shè)計(jì)時(shí)可考慮留3 dB～5 dB的裕量。這個(gè)指標(biāo)在實(shí)際工程上是可以達(dá)到的。對(duì)于帶外交調(diào)雜散只要濾波器帶外抑制足夠就可以將其降到系統(tǒng)要求的指標(biāo)。
    根據(jù)對(duì)系統(tǒng)方案中3個(gè)混頻器交調(diào)分析可以得出需要設(shè)計(jì)的帶通濾波器帶外抑制指標(biāo)均要優(yōu)于60 dBc，工程上S波段帶通濾波器要做到帶外抑制達(dá)到60 dBc很困難，但可以采用2個(gè)相同指標(biāo)的帶通濾波器級(jí)聯(lián)，為保證信號(hào)輸出功率，可以在中間加個(gè)放大器。
1.2 S波段捷變頻本振源設(shè)計(jì)
    本系統(tǒng)要求在500 MHz帶寬內(nèi)以20 MHz為頻率間隔，作轉(zhuǎn)換時(shí)間≤3 μs的捷變頻，這個(gè)技術(shù)指標(biāo)較高，因此成為課題的又一關(guān)鍵技術(shù)難點(diǎn)。考慮到本課題小體積與26個(gè)頻點(diǎn)的要求，無(wú)法采用直接方式（DS）的頻率合成方案，只能采用間接方式(PLL)的頻率合成方式。
    PLL由恒溫控制晶體振蕩器(OCXO)作參考源，這個(gè)源輸入PLL進(jìn)行預(yù)分頻,可以得到20 MHz的參考信號(hào)到鑒相器。這樣可以保證足夠大的環(huán)路帶寬來(lái)滿足捷變頻的要求。環(huán)路分頻比N的大小和變化相對(duì)都很小，所以不會(huì)因?yàn)閂CO的壓控增益非線性的問(wèn)題，導(dǎo)致PLL的環(huán)路帶寬在整個(gè)頻段范圍內(nèi)的急劇變化，而使部分頻點(diǎn)失鎖[4]。可以保證PLL輸出信號(hào)的近端相噪理論上優(yōu)于-105 dBc/Hz@1 kHz。
    為保證PLL在各個(gè)頻點(diǎn)能夠鎖定，取環(huán)路帶寬K為5 MHz，阻尼系數(shù)為ξ為0.6，這樣可以得到自然諧振頻率ωn為4 MHz，理論上分析鎖定時(shí)間[5]可以達(dá)到1.5 μs，而工程實(shí)測(cè)達(dá)到2.1 μs。
    在實(shí)際調(diào)試過(guò)程中發(fā)現(xiàn)，原來(lái)采用的二階環(huán)路PLL輸出在左右偏離中心頻率20 MHz，有比較大的鑒相紋波，原因是環(huán)路濾波器在20 MHz的衰減不夠，通過(guò)在環(huán)路中級(jí)聯(lián)一個(gè)截止頻率為6 MHz的無(wú)源低通濾波器，可以有效地將鑒相紋波壓制在系統(tǒng)要求下。
1.3 控制電路及軟件設(shè)計(jì)
    在本系統(tǒng)中，控制電路主要產(chǎn)生時(shí)序控制脈沖、方波相參時(shí)鐘、PLL和DDS控制信號(hào)。
    DDS要產(chǎn)生脈沖調(diào)制的LFMCW，也就是在脈沖電平為1時(shí)，DDS輸出LFMCW信號(hào)，在脈沖電平為0時(shí)，要求DDS沒(méi)有輸出信號(hào)。結(jié)合系統(tǒng)指標(biāo)和系統(tǒng)體積的要求,采用的DDS芯片是AD公司的AD9958。根據(jù)AD9958技術(shù)手冊(cè)，AD9958信號(hào)快速關(guān)斷主要有3種方式：(1)利用外部開(kāi)關(guān)關(guān)斷；(2)在需要關(guān)斷時(shí)給DDS送為零的頻率控制字；(3)通過(guò)AD9958的PWR_DWN_CTL(4腳)和功能寄存器1設(shè)置DDS在不需要輸出信號(hào)時(shí)處于休眠狀態(tài)。
    由于開(kāi)關(guān)關(guān)斷的隔離度一般只有幾十dB，在系統(tǒng)處于接收時(shí)可能會(huì)有竄擾干擾接收本振，影響本振接收頻譜純度，而且開(kāi)關(guān)電路需要占用一定的體積，并且信號(hào)相參性也難以控制，所以考慮到本系統(tǒng)尺寸要求利用外部開(kāi)關(guān)關(guān)斷DDS信號(hào)不太適合。而第二和第三種關(guān)斷方法均需要在關(guān)斷前和關(guān)斷后送一個(gè)DDS寄存器控制字，這樣至少分別需要送80 bit和64 bit的控制字到DDS。AD9958的參數(shù)設(shè)置為串行方式，其串行時(shí)鐘最大為200 MHz，所以要做到100 ns的脈沖調(diào)制信號(hào)也是不可能的。基于此，充分利用DDS復(fù)位功能，選用XILINX公司的XC3S200作為控制芯片。并且XC3S200內(nèi)部支持軟件PLL的IP核，可以產(chǎn)生任意頻率的方波相參時(shí)鐘。
    利用DDS復(fù)位管腳關(guān)斷DDS輸出信號(hào)軟件設(shè)計(jì)流程如圖2所示。首先FPGA根據(jù)掃頻模式計(jì)算出線性掃頻上升頻率增量RDW，由公式(1)可知，如果掃頻帶寬和掃頻時(shí)間固定，RDW與線性掃頻斜率RSRR存在一一對(duì)應(yīng)關(guān)系。其中t為掃頻時(shí)間步進(jìn)，Δf為掃頻頻率步進(jìn)。
   

    根據(jù)AD9958的內(nèi)部結(jié)構(gòu)，其相位截?cái)辔粸?7位，為降低相位截?cái)嚯s散，可以合理選擇RSRR以使RDW盡量接近217，但通過(guò)掃頻線性度η公式(2)可知Δf越大掃描線性度越差。所以在設(shè)置LSRR和RDW時(shí)，還必須綜合考慮足掃描線性度的要求。
   
    FPGA在配置DDS控制字時(shí)，必須把CFTW0最后送出，并且將其對(duì)應(yīng)的I/O_UPDATE上升沿信號(hào)恰好在掃頻觸發(fā)上升沿送出，一旦CFTW0和對(duì)應(yīng)I/O_UPDATE信號(hào)送出給DDS后，DDS才有輸出信號(hào)。這樣有利于掃頻時(shí)間的控制。設(shè)置DDS為自動(dòng)和同步于I/O_UPDATE信號(hào)清零相位累加器，保障DDS的輸出信號(hào)與系統(tǒng)時(shí)鐘的相參性。
    PLL芯片采用Peregrine Semicoductor公司的整數(shù)分頻PE3336芯片。考慮到捷變頻問(wèn)題，采用了PE3336直接接口送數(shù)模式。參考信號(hào)預(yù)分頻比恒為常數(shù)，環(huán)路分頻比的高位也是固定的，所以可以直接將對(duì)應(yīng)管腳連接到高電平或者低電平以節(jié)約PCB版面積。這樣FPGA只需要給PE3336送M2~M0、A3~A0的數(shù)據(jù)。FPGA根據(jù)信號(hào)處理機(jī)送來(lái)的調(diào)頻控制碼來(lái)產(chǎn)生不同的環(huán)路分頻比，實(shí)際上是譯碼過(guò)程，譯碼器是純組合邏輯電路，很容易產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)問(wèn)題，造成整個(gè)頻綜系統(tǒng)的不穩(wěn)定。解決辦法就是引入時(shí)序電路，通過(guò)對(duì)調(diào)頻控制碼鎖存后再輸出PLL控制碼。這樣還可以提高系統(tǒng)的抗干擾能力。
2 系統(tǒng)實(shí)測(cè)結(jié)果及分析
    根據(jù)上述系統(tǒng)方案，設(shè)計(jì)出S波段全相參雷達(dá)收發(fā)中頻部件系統(tǒng)，圖3～圖6分別為測(cè)試的數(shù)據(jù)圖。經(jīng)過(guò)工程實(shí)測(cè)，得出的測(cè)試結(jié)果有：接收本振信號(hào)相噪優(yōu)于-94 dBc/Hz@10 kHz，近端雜散優(yōu)于-80 dBc，遠(yuǎn)端雜散優(yōu)于-57 dBc，接收機(jī)增益達(dá)到78.5 dB，總衰減范圍為90 dB，和差通道隔離度大于60 dBc，噪聲系數(shù)為11.3 dB，上行本振信號(hào)相噪優(yōu)于-111 dBc/Hz@10 kHz，點(diǎn)頻上行工作信號(hào)相噪優(yōu)于-90 dBc/Hz@10 kHz，上行掃頻工作信號(hào)遠(yuǎn)端雜散優(yōu)于-55 dBc。收發(fā)隔離度為-90 dB，整個(gè)工作頻段內(nèi)信號(hào)功率平坦度達(dá)到±2 dB。系統(tǒng)跳頻時(shí)間僅2.1 μs。

    從測(cè)試數(shù)據(jù)可以看出，本系統(tǒng)設(shè)計(jì)相噪數(shù)據(jù)均比較理想，但由于頻帶比較寬，混頻器的雜散交調(diào)和PLL的鑒相紋波比較大，通過(guò)寬帶濾波器難以全部壓制在-55 dBc以下，所以如可以擴(kuò)充系統(tǒng)體積，則可以考慮使用開(kāi)關(guān)進(jìn)行分段濾波，使得雜散指標(biāo)更加優(yōu)化。
    根據(jù)本文提出的二次變頻方案設(shè)計(jì)的S波段雷達(dá)收發(fā)中頻部件具有全相參性、低相噪、低雜散、捷變頻、寬頻帶以及體積小等特點(diǎn)，其充分利用了DDS掃頻時(shí)間快、頻率分辨率高、輸出相位可調(diào)和工作模式多等特點(diǎn)[6]，通過(guò)軟件靈活控制DDS和開(kāi)關(guān)，使得其雜散輸出最小。考慮到雜散倍頻的惡化，采用上變頻的方式，通過(guò)PLL提供高質(zhì)量的S波段捷變頻本振，得到了寬頻帶的S波段具有高線性度、低雜散的LFMCW信號(hào)，其性能指標(biāo)完全可以滿足現(xiàn)代多普勒雷達(dá)的要求。該方案的變頻方案和利用DDS與PLL的組合設(shè)計(jì)思想對(duì)于設(shè)計(jì)其他寬頻帶捷變頻頻率合成系統(tǒng)具有一定的參考價(jià)值。
參考文獻(xiàn)
[1] STOVE A G.Linear FMCW radar techniques[J].IEEE PROCEEDING-F，1992，139(5).
[2] Figueras i Ventura Jordi，Russchenberg Herman.Improvement  of the performance of FM-CW radar systems by using  direct digital synthesizers:Comparison with voltage controlled oscillators.2nd Microwave and Radar Week in Poland-International Radar Symposium[A][C]，IRS 2006.
[3] 蔡竟業(yè)，袁文，王文欽，等.一種高分辨率低雜散頻率合成器的研制[J].電子科技大學(xué)學(xué)報(bào)，2005，34(6)：1009-1012.
[4] 楊遠(yuǎn)望，蔡竟業(yè)，任威，等.X~Ku波段寬覆蓋捷變頻頻率合成器研制[J].電子科技大學(xué)學(xué)報(bào)，2007，36(4)：709-712.
[5] BEST R E.Phase-Locked loops design，simulation，and applications[M].Mc Graw Hill Education，April，2007.
[6] 白居憲.直接頻率合成[M].西安交通大學(xué)出版社，2007.