北京2015年1月16日電 /美通社/ -- All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 (NASDAQ: XLNX) 今日宣布，其面向 OpenCL™、C 和 C++ 的 SDAccel™ 開發(fā)環(huán)境現(xiàn)已順利通過 Khronos OpenCL 1.0標(biāo)準(zhǔn)一致性測(cè)試。OpenCL 標(biāo)準(zhǔn)為軟件開發(fā)人員提供了一個(gè)統(tǒng)一的編程環(huán)境，使其能夠編寫高效且可移植的代碼，從而能夠在賽靈思 FPGA 上輕松加速各種算法。作為賽靈思 SDx™系列的最新成員，SDAccel 包含一個(gè)面向 OpenCL、C 和 C++語言的架構(gòu)最優(yōu)化編譯器，且實(shí)踐證明 SDAccel 相對(duì)于CPU 或 GPU 將單位功耗性能提高達(dá)25倍，且性能和資源利用率更是其他 FPGA 解決方案的3倍。  

  SDAccel 開發(fā)環(huán)境結(jié)合了業(yè)界首款支持 OpenCL、C 和 C++的架構(gòu)最優(yōu)化編譯器與多種庫、開發(fā)板，更為 FPGA 帶來完全類似 CPU/GPU 的開發(fā)和運(yùn)行時(shí)間體驗(yàn)。

  Khronos 組織總裁兼 OpenCL 工作組主席 Neil Trevett 表示：“看到賽靈思對(duì)于異構(gòu)系統(tǒng)并行編程 OpenCL 標(biāo)準(zhǔn)的支持，我們非常興奮。FPGA 天然適用于計(jì)算密集型算法，在這類算法中，高吞吐量、低時(shí)延和低功耗是滿足系統(tǒng)要求的關(guān)鍵。現(xiàn)在整個(gè)OpenCL 設(shè)計(jì)群體都能夠毫無障礙地獲益于賽靈思 FPGA 所帶來的優(yōu)勢(shì)。”

供貨情況

  如需獲取 SDAccel 功能，敬請(qǐng)聯(lián)系您所在地區(qū)的銷售代表。如需了解更多信息，敬請(qǐng)?jiān)L問： china.xilinx.com/sdaccel 。 該產(chǎn)品符合 Khronos OpenCL 1.0規(guī)范要求。

關(guān)于 SDx

  SDx 是面向系統(tǒng)和軟件工程師的一系列開發(fā)環(huán)境。SDx 讓具備較少甚至沒有 FPGA 專業(yè)知識(shí)的開發(fā)人員也能夠利用高級(jí)編程語言充分發(fā)揮可編程硬件和業(yè)界標(biāo)準(zhǔn)處理器的功能優(yōu)勢(shì)。如欲了解更多詳情，敬請(qǐng)?jiān)L問： www.xilinx.com/sdx 。

關(guān)于賽靈思

  賽靈思是 All Programmable 器件、SoC 和3D IC 的全球領(lǐng)先供應(yīng)商，其行業(yè)領(lǐng)先的產(chǎn)品與新一代設(shè)計(jì)環(huán)境以及 IP 核完美地整合在一起，可滿足客戶對(duì)可編程邏輯乃至可編程系統(tǒng)集成的廣泛需求。如需了解更多信息，敬請(qǐng)?jiān)L問賽靈思中文網(wǎng)站: http://china.xilinx.com/ 。