0　引言

摩爾定律所帶來(lái)的規(guī)模復(fù)雜性推動(dòng)了半導(dǎo)體行業(yè)迅速發(fā)展，晶體管數(shù)量增加使得單芯片的功能增加、性能提升。當(dāng)摩爾定律放緩，系統(tǒng)復(fù)雜性持續(xù)增加，制造工藝不斷接近材料的物理極限時(shí)，依靠半導(dǎo)體的制程微縮提升芯片性能的模式愈發(fā)艱難。集成電路的設(shè)計(jì)發(fā)展逐漸從傳統(tǒng)的二維平面轉(zhuǎn)向三維立體，多die堆疊的3DIC設(shè)計(jì)已經(jīng)成為推動(dòng)后摩爾時(shí)代發(fā)展的重要途徑之一[1]。3D堆疊指兩顆或多顆芯粒通過(guò)特殊的工藝結(jié)構(gòu)在垂直方向上直接堆疊[2]，從而實(shí)現(xiàn)芯粒之間及與外部的信號(hào)連接，常見(jiàn)的有通過(guò)硅通孔（Through Silicon Via，TSV）的面對(duì)背（Face-to-Back）堆疊形式，或通過(guò)微凸點(diǎn)（Microbump）或混合鍵合凸點(diǎn)（Hybrid-Bonding Bump，HB Bump）的面對(duì)面（Face-to-Face）堆疊形式[3-5]。3DIC能夠?qū)⒉煌に囍瞥獭⒉煌δ艿男酒庋b整合，實(shí)現(xiàn)更高水平的集成，通過(guò)垂直互聯(lián)的短距離和高密度提供更大的通信帶寬，從而使芯片系統(tǒng)具有更佳的性能表現(xiàn)，在異構(gòu)計(jì)算、神經(jīng)網(wǎng)絡(luò)、汽車電子、數(shù)據(jù)中心等領(lǐng)域展現(xiàn)出廣闊的應(yīng)用前景。

Cadence Integrity 3D-IC平臺(tái)是面向異構(gòu)和同構(gòu)2.5D及3D多芯粒堆疊式設(shè)計(jì)的系統(tǒng)規(guī)劃、物理實(shí)現(xiàn)和驗(yàn)證分析統(tǒng)一集成的綜合解決方案。工具對(duì)3DIC的系統(tǒng)級(jí)設(shè)計(jì)提供了多種實(shí)現(xiàn)方案，包括系統(tǒng)設(shè)計(jì)——單die實(shí)現(xiàn)的die-by-die流程，以及多die協(xié)同（concurrent multidie）的物理實(shí)現(xiàn)流程[6-7]。其中die-by-die流程是在3D結(jié)構(gòu)創(chuàng)建后分別對(duì)兩個(gè)die進(jìn)行2D物理實(shí)現(xiàn)，而concurrent multidie流程通過(guò)對(duì)兩個(gè)die的協(xié)同布局布線（Place and Route，PnR）及3D結(jié)構(gòu)單元（HB/TSV）的位置優(yōu)化，為芯片體系提供更加系統(tǒng)完備的約束信息，為設(shè)計(jì)整體的時(shí)序和功耗優(yōu)化提供有利條件。

本工作基于Cadence Integrity 3D-IC工具，搭建了 concurrent multidie的物理實(shí)現(xiàn)流程，通過(guò)協(xié)同優(yōu)化PnR的方式為該3D設(shè)計(jì)提供了全新可實(shí)現(xiàn)的后端方案，并對(duì)die -by-die方案和concurrent方案的實(shí)現(xiàn)結(jié)果進(jìn)行系統(tǒng)性評(píng)估，為后續(xù)延續(xù)性的設(shè)計(jì)提供良好的經(jīng)驗(yàn)。

本文詳細(xì)內(nèi)容請(qǐng)下載：http://m.jysgc.com/resource/share/2000005477

作者信息：

黃彤彤1，2，陳昊1，2，武辰飛1，2，許立新3，徐國(guó)治3，李玉童3，周國(guó)華1，2，歐陽(yáng)可青1，2

（1.射頻異質(zhì)異構(gòu)集成全國(guó)重點(diǎn)實(shí)驗(yàn)室（中興通訊股份有限公司），廣東 深圳 518055；2.深圳市中興微電子技術(shù)有限公司，廣東 深圳 518055；3.上海楷登電子科技有限公司，上海 200126）