0 引言

　　MIMO-OFDM系統接收端檢測算法中，最大似然檢測（Maximum Likelihood，ML）算法具有最優檢測性能，但其復雜度會隨著天線數量和調制階數增加呈指數增長。K-Best算法[1]克服了ML算法復雜度較高的缺點，并且能夠取得與ML算法相似的誤比特率（Bit Error Rate，BER）性能，因而受到廣泛關注。

　　目前已實現的K-Best檢測器主要分為專用集成電路(Application Specific Integrated Circuit，ASIC)[2-3]和現場可編程門陣列(Field Programmable Gate Array，FPGA)[4]兩類。其中：參考文獻[2]設計并實現吞吐率達到424 Mb/s的K-Best檢測器。參考文獻[3]中的半徑自適應K-Best算法結合了深度球形解碼和寬度球形解碼的特點，以較低的功耗和硬件資源消耗達到了252 Mb/s的數據吞吐率。而后參考文獻[4]改進了K-Best算法對路徑度量的排序方法，并基于FPGA實現了K+-Best檢測器，其數據吞吐率達到455 Mb/s。上述K-Best檢測器均用于4×4天線系統中，并需設置較大的K值以獲得較高的BER性能。

　　本文首先介紹了K-Best算法基本原理，然后在構建的2×4(2根發送天線、4根接收天線)MIMO-OFDM系統中仿真確定了K-Best算法中的K值，之后對K-Best檢測器進行了硬件架構設計，最后采用FPGA對所設計檢測器進行編程實現，給出檢測器資源消耗和時鐘頻率等性能指標，并通過仿真驗證了檢測器的正確性。

1 K-Best算法分析

　　1.1 算法原理

　　假設在一個MIMO-OFDM系統中配置M根發送天線和N根接收天線(N≥M)，則該系統的信號模型可以表示為：

　　y=Hs+n(1)

　　其中，s為M維發送信號，y為N維接收信號，n為N維加性高斯白噪聲。信道矩陣H是復數域的N×M維矩陣。為避免復數運算帶來額外硬件開銷，可將信號模型（1）實數化分解：

　　R(y)I(y)=R(H)  I(H)I(H)  R(H)R(s)I(s)+R(n)I(n)(2)

　　其中，R(?駐)和I(?駐)分別表示復數?駐的實部與虛部。實數化后的信號模型由式（3）表示：

　　然后對信道矩陣實施QR分解，即H=QR，采用最大似然準則求解（3）可得：

　　其中，Q為2N×2N維正交矩陣；R為2N×2M維矩陣；y=QTy為2N維向量；為實數化后的星座點集合，例如采用4QAM調制時，星座集合為{-1，1}。

　　根據式（4）可得，K-Best算法的檢測過程可以近似為圖1所示的樹形結構。定義參數K為每層保留節點個數，檢測過程從第2M層開始，各層需計算歐式距離增量（INC），并與上一層累積歐式距離（PED）相加得到當前層的PED，然后將PED進行排序判決，保留其中較小的K條PED和其對應的K個節點，刪除廢棄節點的所有信息。當檢測到最后一層時，從保留的K條PED再次選出最小累積歐式距離，并將其對應的節點作為檢測結果。可以看出，K-Best算法中的K值對算法最終的BER性能和復雜度起著關鍵性作用。

　　1.2 K-Best算法K值的確定

　　貝爾實驗室提出的垂直分層空時結構(Vertical-BLAST，V-BLAST)是MIMO空間復用的典型代表[5]，具有時延小、處理簡單等特點。本文基于V-BLAST構建的2×4 MIMO-OFDM系統模型如圖2所示。

　　圖3為在上述系統中對K-Best算法的BER性能仿真結果。從圖中可以看出，當收發天線為4×4且分別設置K=1、2時，算法BER性能較差；只有當K=16時，算法BER性能才與ML算法性能一致（此時已遍歷整個樹形結構中的所有節點），故該復用方案下K值大小對算法BER性能影響很大。而當收發天線數為2×4，則只有K=1時算法BER性能較差，K=2時獲得的BER性能與K=10和ML算法性能基本一致，故在后續的K-Best檢測器FPGA實現中將K值設為2。

2 K-Best算法的硬件實現

　　2.1 QR分解模塊

　　QR分解是K-Best檢測算法的基礎，采用CORDIC運算的脈動陣列是實現QR分解的常用結構[6]。圖4是8×4信道矩陣QR分解結構，其中圓形是邊界單元，正方形是內部單元，邊界單元工作于CORDIC運算向量模式，將信道元素組成的向量旋轉至x軸，實現元素消零并向右輸出旋轉角度，內部單元工作于CORDIC運算旋轉模式，根據輸入角度對向量進行旋轉，并向下輸出旋轉后向量虛部和向右傳遞輸入角度。左邊4×4維上三角陣列用于計算R矩陣，其輸入是列延時后的信道矩陣；右邊的4×8維陣列用于計算Q矩陣，其輸入是列延時后的單位陣，輸出的4×8維矩陣經轉置后得到Q矩陣。

　　2.2 乘加陣列模塊

　　乘加陣列結構如圖5所示，由2.1中QR分解得到的QT矩陣作為乘加陣列上端輸入，在T1～T4時刻分別輸入QT矩陣的1～4行(x=1，2，3，4)，接收信號作為乘加陣列左端輸入，在T1～T4時刻始終輸入1～8。經過乘加陣列，在T1～T4分別輸出1～4。

　　2.3 K-Best樹形檢測模塊

　　K-Best樹形檢測模塊如圖6所示，其中PEDi，1～PEDi，K表示第i層K條最小PED，s4～s1表示第4層到第1層的檢測結果。由于在收發端配置2×4的天線，故K-Best檢測的層數總共為4層。當調制階數為M時，每個父節點有個子節點，故當K-Best中K≥時第4層只需進行INC計算，無需進行排序判決。其他3層均由干涉選擇單元、累積歐氏距離增量計算單元(Distance Calculation Unit，DCU)與排序選擇單元(Sorting and Select Unit，SSU)構成。

　　待選生成：由式（4）可知K-Best算法在每層均需計算多次，重復計算將導致過大的硬件資源消耗。因此在設計中采用待選生成結構將避免和Ri的反復計算，節省了硬件資源。待選集合在每層計算INC之前生成，由上層確定的j作為選擇器輸出各Rij，并與本層i擴展后得到的±Rii共同送入該層INC計算中。

　　干涉選擇：經上層PED排序判決確定的j送入干涉選擇單元，對已生成的Rij待選集合進行選擇，經加法器后的輸出結果與i共同確定式（4）中。當調制階數為M時，的計算次數達到，引入待選集合和干涉選擇模塊后，每層的計算次數減少到K次[7]，調制階數越高時計算次數減少得越明顯。

　　DCU單元：在式（4）中，每層條INC是由和±Rii進行減法操作后模平方得到的。然后與上層保留的K條PED對應相加得到本層的PED，之后將本層的PED送入SSU單元進行排序選擇。

　　SSU單元：DCU單元中輸出的條PED送入SSU單元進行排序選擇操作，選出歐氏距離較小PED對應的K個節點作為本層的輸出結果。排序選擇采用“冒泡排序法”，對于條PED，需要K路2K級的排序選擇電路來進行判決。

3 FPGA實現結果

　　本設計利用Xilinx Virtex-5(XC5VSX50T)芯片對K-Best檢測器進行FPGA實現。調制方式為4QAM，設置K=2。表1給出了檢測器硬件資源消耗和時鐘頻率的性能指標。

　　為了驗證所設計K-Best信號檢測器是否能夠實現對信號正確的檢測，將使用MATLAB、ISE和Modelsim軟件對檢測器進行行為仿真（Behavior Simulation）和BER性能仿真驗證。具體仿真參數如表2所示。

　　首先將MATLAB中實數化后的星座點集合?贅、信道矩陣和接收信號存為Modelsim可讀取的文件（由于輸入數據需為定點數。考慮到溢出情況，將位寬設置為16位，首位為符號位，這里將MATLAB中的數據放大212倍，放大倍數越大，最終的精度越高，但占用的資源也就越多）。經ISE調用Modelsim讀取所存文件，然后運行Modelsim對檢測器進行行為仿真。整個過程完成了8×4信道矩陣的QR分解、矩陣Q與接收信號的乘累加、EDI和CED的計算以及CED的排序選擇。數據輸入端口分別為dr、dq、dq2、rec、s41和s42。其中dr用于存放8×4信道矩陣，dq和dq2存放8×8的單位陣，rec存放接收信號，s41和s42分別存放4QAM調制實數化后的星座點-1和1，計算完成后最終的輸出結果為s4~s1（輸出結果位寬為2 bit，首位為符號位）。

　　接下來將s4~s1存為MATLAB可讀取文件（由于前面將數據放大212倍，故這里需要縮小相應的倍數），與直接用MATLAB進行K-Best信號檢測的結果共同轉換為復數，然后進行星座逆映射，并與發送數據進行序列比較，最終得到如圖7所示的BER性能比較圖。通過對比可以看出，二者的BER性能基本一致，這也反映了所設計檢測器的正確性。

4 結束語

　　本文基于V-BLAST結構構建了2×4 MIMO-OFDM系統模型，并在該系統下對K-Best算法進行仿真，確定了算法的主要參數；而后根據確定的參數設計了K-Best檢測器，介紹了檢測器的各個模塊硬件架構，并采用Xilinx Virtex-5芯片對檢測器加以實現，給出檢測器的RTL結構圖、資源消耗和時鐘頻率等性能指標；最后文章通過MATLAB、ISE和Modelsim聯合仿真驗證了K-Best檢測器的BER性能。

參考文獻

　　[1] WANG K W，TSUI C Y.A VLSI architecture of a K-Best lattice decoding algorithm for MIMO channels[C].Proceedingsof IEEE International Symposium on Circuits and Systems，2002：273-276.

　　[2] WENK M，ZELLWEGER M，BURG A，et al.K-Best MIMOdetecting VLSI architectures achieving up to 424 Mb/s[C].Proceedings of IEEE International Symposium on Circuits and Systems，2006(4)：1154.

　　[3] SHEN C A，ELTAWIL A M.A radius adaptive K-Best de-coder with early termination：algorithm and VLSI architec-ture[J].IEEE Transactions on Circuits and Systems I：regularpapers，2010，57(9)：2476-2486.

　　[4] HEIDMANN N，WIEGAND T，PAUL S.Architecture and FPGA-implementation of a high throughput K+-Best detec-tor[C].Proceedings of Design, Automation & Test in EuropeConference & Exhibition，2011：1-6.

　　[5] 于全.戰術通信理論與技術[M].北京：電子工業出版社，2009.

　　[6] HAENE S，PERELS D，BURG A.A real-time 4-stream MIMO-OFDM transceiver: system design, FPGA implemen-tation, and characterization[J].IEEE Journal on Selected Areas in Communications, 2008, 26(6): 877-889.

　　[7] 馬小晶.MIMO-OFDM系統信號檢測技術研究及VLSI實現[D].上海：復旦大學，2009.