文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.2016.06.008
中文引用格式： 柯強，劉欣，劉昱，等. 一種高線性度寬帶可編程增益放大器[J].電子技術應用，2016，42(6)：30-33.
英文引用格式： Ke Qiang，Liu Xin，Liu Yu，et al. A wideband programmable gain amplifier with high linearity[J].Application of Electronic Technique，2016，42(6)：30-33.
0 引言
在無線通信系統(tǒng)中，由于信號多徑衰落，接收機接收到的信號強度變化很大，為了使整個系統(tǒng)的動態(tài)范圍最大化，需要一個自動增益控制(Automatic Gain Control，AGC)電路根據(jù)輸入信號的大小，通過反饋回路自動控制放大器增益的大小，保證輸出信號穩(wěn)定[1-2]。為了獲得寬的動態(tài)范圍和穩(wěn)定的AGC環(huán)路建立時間，可編程增益放大器（Programmable Gain Amplifier，PGA）需要dB線性的特點[3]。可編程增益放大器作為自動增益控制電路的重要組成部分，廣泛用于無線通信、圖像傳感、電視調(diào)諧器等領域。
本文設計的可編程增益放大器應用于超寬帶無線接收機，如圖1所示，為了實現(xiàn)高線性度、大帶寬、低噪聲等最優(yōu)的性能，接收機采用零中頻結構[4]，射頻信號被下變頻至低頻后先經(jīng)過PGA，然后再經(jīng)過LPF，最后再經(jīng)過ADC輸出給數(shù)字信號處理（DSP）部分。本文設計的可編程增益放大器采用線性度增強型源簡并結構的放大器加電阻衰減網(wǎng)絡的結構，增益的調(diào)節(jié)分兩步完成，PGA Core實現(xiàn)6 dB增益調(diào)節(jié)步長，電阻衰減網(wǎng)絡實現(xiàn)1 dB增益調(diào)節(jié)步長，PGA Core電路采用線性度增強型源簡并結構放大器，提高PGA的線性度。
1 可編程增益放大器整體結構
根據(jù)超寬帶無線接收機的系統(tǒng)要求確定設計方案，由于動態(tài)范圍不大，可以只采用單級PGA，不需要多級級聯(lián)；對于大帶寬的指標要求，可以采用電流模式的放大器實現(xiàn)；而對于高線性度的指標要求，可以采用線性度增強型源簡并結構的放大器來實現(xiàn)；最后對于小噪聲系數(shù)的指標要求，可以從整體PGA的結構上進行折中設計。
綜合以上分析，最終確定可編程增益放大器的電路結構如圖2所示，采用PGA Core與電阻衰減網(wǎng)絡(Attenuator)級聯(lián)的方式來實現(xiàn)，PGA Core用來粗調(diào)，調(diào)節(jié)步長為6 dB/step，調(diào)節(jié)范圍為-2～28 dB，電阻衰減網(wǎng)絡用來細調(diào)，調(diào)節(jié)步長為1 dB/step，調(diào)節(jié)范圍為0～6 dB，中間的Buffer用于驅(qū)動電阻衰減網(wǎng)絡。
2 PGA Core電路設計
2.1 PGA Core電路結構
為了實現(xiàn)高線性度和大帶寬，PGA Core采用線性度增強型源簡并技術和電流模式相結合的方法來實現(xiàn)。PGA Core電路結構如圖3所示，由一個跨導放大器和一個具有反饋電阻的閉環(huán)電流放大器組成。輸入電壓信號經(jīng)過跨導放大器轉變?yōu)殡娏鳎俳?jīng)過具有反饋電阻的電流放大器，轉變成電壓輸出。具有反饋電阻的閉環(huán)電流放大器結構的特點是當增益變化時具有恒定的帶寬，實質(zhì)相當于一個跨阻放大器[5]，設它的增益為Rm，可表示為：
2.2 PGA Core電路原理
PGA Core電路是可編程增益放大器的核心部分，它將決定PGA的性能，本設計的PGA Core電路原理圖如圖4所示，第一級為線性度增強型源簡并跨導放大器，第二級為反饋電阻電流放大器。
第一級源簡并跨導放大器線性度的增強可以通過增大輸入管的跨導gm1來實現(xiàn)，這可以通過負反饋來完成[6]。圖4中通過M2形成的負反饋迫使流過M1的電流為一個常數(shù)，這樣差分輸入電壓只體現(xiàn)在源簡并電阻的兩端，差分輸出電流流入M2。由于負反饋的作用，從M1的源極看進去的電阻可近似表示為：
在沒引入負反饋之前，從M1的源極看進去的電阻Rs1約為1/gm1，因此，從式(4)可以看出，負反饋使Rs1減小了gm2/go1倍，即相當于等效輸入管的跨導gm1增大了gm2/go1倍。因此，在Rs相同的條件下，圖4所示的電路結構比傳統(tǒng)的源簡并電路結構具有更高的線性度。此外，該電路中不存在高阻節(jié)點，因此還適用于寬帶寬情況[7]。
第二級反饋電阻電流放大器是基于線性度增強型源簡并結構的電流鏡放大器，電流鏡的比例是α，通過反饋電阻Rf形成閉環(huán)結構。假設晶體管的導通跨導go遠小于其本身跨導gm，即go<<gm，則該閉環(huán)電流放大器的增益，即等效跨阻Rm可表示為：
由式(9)可以看出，兩個極點都是晶體管的截止頻率，頻率較高，因此，該跨阻放大器的主極點應該由負載電容來決定。
綜上所述，PGA Core電路總增益可以表示為：
PGA Core的總增益約為反饋電阻和源簡并電阻之比，且放大器的主極點位于輸出節(jié)點處，帶寬主要由反饋電阻Rf和負載電容決定。
根據(jù)帶寬要求，選取Rf的值，Rf越小，帶寬越寬，本設計中取Rf=7 kΩ。根據(jù)增益變化要求，為了保持增益變化時帶寬恒定不變，應保持Rf不變，讓源簡并電阻Rs變化，即把Rs設計成開關電阻陣列形式，共有6個開關控制6個增益檔，分別為28 dB、22 dB、16 dB、10 dB、4 dB和-2 dB，即PGA Core實現(xiàn)步長為6 dB的粗調(diào)節(jié)功能。可以滿足高線性度、大帶寬、低噪聲的設計要求。
3 電阻衰減網(wǎng)絡電路
PGA增益的精確調(diào)節(jié)由電阻衰減網(wǎng)絡實現(xiàn)，電阻衰減網(wǎng)絡具有高線性度和精確增益控制的特點，電阻網(wǎng)絡不會引入非線性[8]，整個可編程增益放大器的線性度由PGA Core決定。電阻衰減網(wǎng)絡在R-2R電阻網(wǎng)絡的基礎上進行修改，通過調(diào)整電阻阻值，可以實現(xiàn)任意步長的衰減。
采用全差分結構的電阻衰減網(wǎng)絡如圖5所示，共有S0~S5 6個開關控制6個增益檔，衰減步長為1 dB/step，分別實現(xiàn)0 dB、1 dB、2 dB、3 dB、4 dB和5 dB的增益衰減。
4 PGA版圖和仿真結果
本文設計的可編程增益放大器采用SMIC 0.18 μm混合信號CMOS工藝，芯片版圖如圖6所示，白色方框內(nèi)部分是本文設計的PGA，有效面積為700 μm×280 μm，采用1.8 V電源電壓供電，消耗10.4 mA電流。
圖7(a)所示為可編程增益放大器PGA Core增益粗調(diào)節(jié)曲線，增益范圍為-2~28 dB，3 dB帶寬約為300 MHz，調(diào)節(jié)步長為6 dB/step，圖7(b)所示為PGA Core在最高增益檔時電阻衰減網(wǎng)絡的增益細調(diào)節(jié)曲線，調(diào)節(jié)步長為1 dB/step。
圖8(a)所示為可編程增益放大器在最小增益-4 dB時的瞬態(tài)仿真結果，此時輸入信號為-10 dBm，50 MHz的正弦波，可以看出此時PGA沒有波形失真，通過PSS仿真OIP3=17.6 dBm。圖8(b)所示為可編程增益放大器在最大增益28 dB時的瞬態(tài)仿真結果，此時輸入信號為-30 dBm，50 MHz的正弦波，可以看出此時PGA沒有波形失真，通過PSS仿真OIP3=25.7 dBm。
圖9所示為可編程增益放大器在不同增益時的OIP3曲線，在最大增益時，在250 MHz頻率處的OIP3達到25.7 dBm，說明PGA有很好的線性度。
圖10所示為可編程增益放大器的噪聲系數(shù)曲線，在最大增益時，在250 MHz頻率處的噪聲系數(shù)NF為22.24 dB。隨著增益的減小，噪聲系數(shù)逐漸變大，但是能夠保證噪聲系數(shù)增大的值小于增益減小的值，即噪聲系數(shù)增大的步長小于增益衰減的步長，滿足設計要求。
5 結論
本文設計了一種應用于超寬帶無線接收機的高線性度寬帶可編程增益放大器，該PGA采用線性度增強型源簡并結構的放大器加電阻衰減網(wǎng)絡的結構，增益的調(diào)節(jié)分兩步完成，PGA Core實現(xiàn)增益調(diào)節(jié)6 dB/step，電阻衰減網(wǎng)絡實現(xiàn)增益調(diào)節(jié)1 dB/step，增益的調(diào)節(jié)由純電阻網(wǎng)絡決定，實現(xiàn)高精度的增益調(diào)節(jié)，PGA Core電路采用線性度增強型源簡并結構放大器，提高PGA的線性度。仿真結果表明，本文設計的PGA具有高線性度、大帶寬、低噪聲的特點，滿足超寬帶無線接收機對PGA的要求。
參考文獻
[1] ELWAN H O，ISMAIL M.Digitally programmable decibellinear CMOS VGA for low-power mixed-signal applications[J].IEEE Transactions on Circuits & Systems II Analog & Digital Signal Processing，2000，47(5)：388-398.
[2] 謝祎，衛(wèi)寶躍，張海英，等.一種高精度寬帶可編程增益放大器設計[J].微電子學與計算機，2013(10)：110-113.
[3] KHOURY J M.On the design of constant settling time AGC circuits[J].Circuits & Systems II Analog & Digital Signal Processing IEEE Transactions on，1998，45(3)：283-294.
[4] JEON O，F(xiàn)OX R M，MYERS B A.Analog AGC circuitry for a CMOS WLAN receiver[J].IEEE Journal of Solid-State Circuits，2006，41(10)：2291-2300.
[5] RAZAVI B.Design of analog CMOS integrated circuits[M].McGraw-Hill，Inc.，2000.
[6] WANG Y，AFSHAR B，YE L，et al.Design of a low power，inductorless wideband variable-gain amplifier for high-speed receiver systems[J].Circuits & Systems I Regular Papers IEEE Transactions on，2012，59(4)：696-707.
[7] LEE H D，LEE K A，HONG S.A wideband CMOS variable gain amplifier with an exponential gain control[J].IEEE Transactions on Microwave Theory & Techniques，2007，55(6)：1363-1373.
[8] 黃曉輝，楊靖華，郭桂良，等.一種用于大規(guī)模無線傳感網(wǎng)RF前端電路的dB線性可編程增益放大器[J].微電子學與計算機，2010，27(11)：46-50.