0 概述

    本文提出了一種基于HKS1553BCRT芯片的1553（Multi Bus Interface）模塊設(shè)計(jì)與實(shí)現(xiàn)方案^[1-2]，能夠很好地解決傳統(tǒng)GJB289A總線模塊方案中電路設(shè)計(jì)器件選型分散性高，尤其在機(jī)載設(shè)備增加時(shí)，硬件設(shè)計(jì)占用板面大、功耗高、可靠性與智能化低的問(wèn)題^[3-4]。從而打破了國(guó)外在GJB289A總線設(shè)備上的壟斷，對(duì)我國(guó)航空電子系統(tǒng)的發(fā)展及自主研究具有深遠(yuǎn)的意義^[5-6]。

    基于自研GJB289A總線SoC（System On Chip）芯片的1553模塊設(shè)計(jì)方案中核心器件采用的HKS1553BCRT芯片是一種集成了微處理器、GJB289A總線協(xié)議處理器以及多種外設(shè)資源的片上系統(tǒng)。該芯片是一款智能化、通用化、小型化的通信處理芯片，可應(yīng)用在多種GJB289A總線接口模塊中^[7-8]。

1 1553模塊設(shè)計(jì)

    本模塊基于HKS1553BCRT進(jìn)行設(shè)計(jì)，實(shí)現(xiàn)GJB289A規(guī)定的總線控制器（BC）、遠(yuǎn)程終端(RT)和總線監(jiān)控器(BM)功能。模塊內(nèi)部集成計(jì)時(shí)控制模塊，完成實(shí)時(shí)時(shí)鐘、時(shí)間間隔計(jì)時(shí)器和看門狗計(jì)時(shí)器功能，片內(nèi)集成雙端口隨機(jī)存儲(chǔ)器和靜態(tài)隨機(jī)存儲(chǔ)器，靜態(tài)隨機(jī)存儲(chǔ)器供芯片微處理器和協(xié)議處理器使用，模塊提供主機(jī)接口，配合雙端口存儲(chǔ)器可完成1553模塊與主機(jī)數(shù)據(jù)交互功能。

1.1 硬件設(shè)計(jì)

    該模塊的硬件采用自主知識(shí)產(chǎn)權(quán)的HKS1553BCRT芯片外加輔助電路設(shè)計(jì)，架構(gòu)設(shè)計(jì)靈活，更換連接器接口滿足不同的功能需求，實(shí)現(xiàn)多功能，低成本的模塊設(shè)計(jì)，本模塊主要采用PCI接口。1553模塊主要功能單元：HKS1553BCRT芯片、GJB289A總線收發(fā)電路、時(shí)鐘電路、電源轉(zhuǎn)換電路、復(fù)位電路、串行接口電路、主機(jī)接口電路、JTAG接口電路。其硬件架構(gòu)如圖1所示。

1.1.1 GJB289A總線收發(fā)電路

    HKS1553BCRT芯片提供1路雙余度GJB289A總線接口，通過(guò)總線收發(fā)器和變壓器實(shí)現(xiàn)GJB289A總線數(shù)據(jù)收發(fā)，總線收發(fā)器采用雙通道GJB289A總線收發(fā)器，傳輸速率為1 Mb/s和2 Mb/s自適應(yīng)。設(shè)計(jì)時(shí)需要使用1片高速收發(fā)器，通過(guò)變壓器耦合方式連接到總線上，總線收發(fā)器采用自研的HKA32201收發(fā)器。圖2所示為變壓器耦合方式連接電路圖。

1.1.2 時(shí)鐘電路

    1553模塊中需要使用時(shí)鐘的電路有：HKS1553BCRT芯片、GJB289A總線協(xié)議處理器、UART接口。其中，HKS1553BCRT芯片系統(tǒng)時(shí)鐘為33 MHz，內(nèi)部進(jìn)行2倍頻提供ARM7TDMI處理器核使用。GJB289A總線協(xié)議處理器時(shí)鐘為12 MHz，通過(guò)N倍頻（N為1~10之間的整數(shù)）作為GJB289A總線傳輸時(shí)鐘，最大傳輸速率可達(dá)10 Mb/s，UART工作時(shí)鐘為3.686 4 MHz。

1.1.3 電源轉(zhuǎn)換電路

    1553模塊采用+5 V供電，通過(guò)PCI接口進(jìn)入模塊，模塊內(nèi)需要+3.3 V、+2.5 V和+1.8 V工作，其中HKS1553BCRT芯片使用+3.3 V+1.8 V，橋協(xié)議芯片PCI9056使用+3.3 V和+2.5 V，采用TI公司的電源轉(zhuǎn)換器TPS75733、TPS75725和TPS75718實(shí)現(xiàn)。該類電源變換器輸入電壓0~+6 V，輸出電壓固定為+3.3 V、+2.5 V或+1.8 V，最大輸出電流3 A。

1.1.4 主機(jī)接口

    HKS1553BCRT芯片提供接口方式選擇，分別支持LBE總線、VME總線、PCI總線(通過(guò)PLX9054/PCI9056橋接器)、PCI-Express總線訪問(wèn)(通過(guò)PEX8311橋接器)^[3]，本模塊采用PCI接口。主機(jī)接口為PCI接口時(shí)，如果選用PCI9056橋接器，Ready#信號(hào)需要使用470 Ω上拉電阻，PCI總線設(shè)計(jì)應(yīng)符合PCI規(guī)范要求，注意LBE、VME總線電平特性。

1.2 軟件設(shè)計(jì)

    本模塊設(shè)計(jì)的軟件為系統(tǒng)提供2 Mb/s的GJB289A總線數(shù)據(jù)通信功能，可分為傳輸層軟件(以下簡(jiǎn)稱“SOC_289A_TRAN”)、驅(qū)動(dòng)層軟件(以下簡(jiǎn)稱“SOC_289A_DRV”)和應(yīng)用層軟件(由用戶根據(jù)系統(tǒng)需求進(jìn)行開發(fā))。其中SOC_289A_TRAN軟件駐留在1553的Flash上，電后自動(dòng)加載運(yùn)行，實(shí)現(xiàn)GJB289A總線的數(shù)據(jù)傳輸。SOC_289A_DRV為系統(tǒng)提供控制1553接口和數(shù)據(jù)收發(fā)接口，完成主機(jī)與目標(biāo)機(jī)之間的GJB289A總線數(shù)據(jù)通信。1553模塊軟件之間的調(diào)用關(guān)系如圖3所示。

1.2.1 傳輸軟件

    SOC_289A_TRAN軟件固化在目標(biāo)機(jī)的Flash中，系統(tǒng)上電后，SoC芯片會(huì)自動(dòng)從Flash芯片加載傳輸軟件并運(yùn)行，查詢并獲取子系統(tǒng)主機(jī)命令字，對(duì)命令字解碼并完成對(duì)應(yīng)命令需要完成的功能，其中包括：1553產(chǎn)品啟動(dòng)模塊、主機(jī)命令響應(yīng)模塊、中斷處理模塊。傳輸軟件簡(jiǎn)要結(jié)構(gòu)圖如圖4所示。

1.2.2 驅(qū)動(dòng)軟件

    SOC_289A_DRV軟件作為應(yīng)用軟件和系統(tǒng)硬件資源的中間層，由系統(tǒng)應(yīng)用軟件調(diào)用，完成對(duì)1553的控制和總線通信功能。其中包括：1553控制功能、計(jì)時(shí)控制功能、消息控制功能、系統(tǒng)控制功能、中斷控制功能、1553存儲(chǔ)訪問(wèn)功能、1553主機(jī)接口配置功能。接口結(jié)構(gòu)圖如圖5所示。

2 設(shè)計(jì)驗(yàn)證

    基于HKS1553BCRT芯片的1553模塊經(jīng)過(guò)了充分、全面的有效性驗(yàn)證，主要包括協(xié)議符合性驗(yàn)證、電氣特性驗(yàn)證和環(huán)境性驗(yàn)證。

    協(xié)議符合性驗(yàn)證中構(gòu)建一個(gè)終端有效性（VTP Validation test plan）驗(yàn)證平臺(tái)，開發(fā)驗(yàn)證軟件配合平臺(tái)驗(yàn)證終端有效性。驗(yàn)證方法為：指令響應(yīng)測(cè)試要求終端對(duì)所有的合法指令做出正確的響應(yīng)；有效指令字的間隔時(shí)間為2.0 μs～6.0 μs，時(shí)間超過(guò)7.0 μs時(shí)，應(yīng)作無(wú)響應(yīng)超時(shí)處理等。

    電氣特性驗(yàn)證中構(gòu)建一個(gè)電氣特性有效性（Acceptance Test Plan，ATP）驗(yàn)證平臺(tái)，開發(fā)驗(yàn)證軟件配合平臺(tái)驗(yàn)證電氣特性有效性。

    本模塊產(chǎn)品滿足的環(huán)境試驗(yàn)溫度為-55 ℃～+70 ℃。

    經(jīng)協(xié)議符合性驗(yàn)證、電氣特性驗(yàn)證和環(huán)境性驗(yàn)證基于HKS1553B芯片的1553模塊符合系統(tǒng)需求，模塊的驗(yàn)證指標(biāo)如表1所示。

3 技術(shù)優(yōu)勢(shì)

    本模塊所使用的芯片HKS1553BCRT支持總線速率1~10 Mb/s可配置，本模塊的應(yīng)用為高速GJB289A數(shù)據(jù)總線在航空領(lǐng)域的成功應(yīng)用提供了技術(shù)支撐。1553模塊的軟硬件解決方案全部為自主正向設(shè)計(jì)，擁有完全自主知識(shí)產(chǎn)權(quán)，適用于機(jī)載領(lǐng)域高效率的總線調(diào)度策略(基于ISBC協(xié)議的總線控制技術(shù)和總線通信配置表優(yōu)化算法)，部分指標(biāo)優(yōu)于國(guó)內(nèi)外同類技術(shù)，總體技術(shù)水平居該領(lǐng)域國(guó)內(nèi)領(lǐng)先，達(dá)到國(guó)際先進(jìn)水平。具體對(duì)比結(jié)果參見表2。

4 總結(jié)

    本文提出了一種基于GJB289A總線SoC芯片的1553模塊設(shè)計(jì)與實(shí)現(xiàn)方案，該模塊設(shè)計(jì)方案采用了GJB289A總線SoC芯片，此芯片集成了處理器、協(xié)議處理器，大大提高了數(shù)據(jù)可靠性。該方案在系統(tǒng)微型化、功耗、成本、面積和體積上具有巨大優(yōu)勢(shì)，滿足了新一代航空電子系統(tǒng)對(duì)GJB289A總線模塊電路設(shè)計(jì)的要求。目前該1553模塊已成功地應(yīng)用于某型號(hào)任務(wù)機(jī)，并隨整機(jī)完成了首飛，已通過(guò)各種試驗(yàn)驗(yàn)證。本文提出基于GJB289A總線SoC芯片的1553模塊的設(shè)計(jì)方法，對(duì)后續(xù)GJB289A數(shù)據(jù)總線系統(tǒng)應(yīng)用提供了重要的參考價(jià)值。

參考文獻(xiàn)

[1] 田澤，韓煒，趙強(qiáng)，等.1553B總線接口SoC設(shè)計(jì)與實(shí)現(xiàn)[J].航空計(jì)算技術(shù)，2008（9）：15-21．

[2] MIL-STD-1553.Protocol Tutoria[S].Conder Engineering，Inc.2004．

[3] PCI Special Interest group.PCI local bus specification，Draft Revision 2.2[S].1998．

[4] 郭澤仁．1553B總線系統(tǒng)優(yōu)化及可靠性設(shè)計(jì)[J]．山東理工大學(xué)學(xué)報(bào)(自然科學(xué)版)，2008，22(1)：67－70．

[5] 雷勇，吳勇，潘莉．基于USB的1553B總線通用接口研究[J]．計(jì)算機(jī)測(cè)量與控制，2010，18(4)：861－864．

[6] 趙月琴．基于BU－61580的嵌入式1553B終端的設(shè)計(jì)[J]．航空兵器，2004(4)：28－31．

[7] 王學(xué)寶，黃志立，朱勇．基于ARM的智能1553通訊模塊設(shè)計(jì)[J].微計(jì)算機(jī)信息，2010(8)：117－119．

[8] 宋小慶，熊全謙．1553B總線的信息傳輸調(diào)度策略[J]．裝甲兵工程學(xué)院學(xué)報(bào)，2010(1)：58－62．