胡奇宇，陳益民，彭松

　　（廣東工業(yè)大學(xué) 信息工程學(xué)院，廣東 廣州 510006）

       摘要：基于0.18 μm CMOS標(biāo)準(zhǔn)工藝設(shè)計(jì)了一種低電壓高性能運(yùn)算放大器。闡述了具有負(fù)反饋的三支路基準(zhǔn)電流源、帶有正反饋環(huán)路增益提高的CMOS源極耦合差分輸入級(jí)結(jié)構(gòu)電路。基于頻率補(bǔ)償思想，提出一種新型頻率補(bǔ)償方法，能夠有效提高運(yùn)算放大器的系統(tǒng)性能。經(jīng)版圖后仿真表明：該運(yùn)算放大器在1.2 V電源電壓下具有109 dB的直流增益，259 MHz的增益帶寬，相位裕度74°,功耗為0.82 mW，能夠廣泛應(yīng)用到大多數(shù)電路中。

　　關(guān)鍵詞：低電壓；三支路基準(zhǔn)電流源；正反饋環(huán)路；前饋補(bǔ)償

　　中圖分類號(hào)：TN432文獻(xiàn)標(biāo)識(shí)碼：ADOI：10.19358/j.issn.1674 7720.2016.23.008

　　引用格式：胡奇宇，陳益民，彭松. 一種低電壓高性能的運(yùn)算放大器設(shè)計(jì)［J］.微型機(jī)與應(yīng)用，2016,35（23）：28-30.

0引言

　　運(yùn)算放大器在實(shí)際電子產(chǎn)品設(shè)計(jì)中是最基本的模塊，隨著電子產(chǎn)品不斷地向便捷式方向發(fā)展，對它的電壓要求越來越低，目前在提高低壓運(yùn)放的性能時(shí)，最值得關(guān)注的發(fā)展動(dòng)向是對結(jié)構(gòu)的改進(jìn)［1］。本文在新的框架結(jié)構(gòu)中引入亞閾值工作電路，使差分輸入MOS對管工作于亞閾值區(qū)，電路工作在亞閾值狀態(tài)時(shí)電流很小，以此降低功耗。對輸入級(jí)差分對的負(fù)載采用交叉耦合帶正反饋的結(jié)構(gòu)，通過增大輸入管的跨導(dǎo)來提高增益。頻率補(bǔ)償使用一種新的前饋技術(shù)取代傳統(tǒng)零極點(diǎn)分離帶密勒電容的補(bǔ)償技術(shù)。

1運(yùn)算放大器的電路實(shí)現(xiàn)

　　本文所設(shè)計(jì)的運(yùn)放電路由偏置模塊、兩級(jí)放大模塊、前饋補(bǔ)償電路構(gòu)成，如圖1所示。其中偏置電路提供基準(zhǔn)電流；兩級(jí)放大模塊是運(yùn)放的核心電路；前饋模塊為運(yùn)放提供一定的增益及頻率補(bǔ)償，使系統(tǒng)穩(wěn)定。

　　1.1三支路基準(zhǔn)電流源

　　基準(zhǔn)電流源是模擬集成電路中用來為其他電路提供高精度、低溫度系數(shù)的電流源，是電路中必不可少的模塊［2］。為了提高供給運(yùn)放基準(zhǔn)電流的電源抑制比（PSRR），使基準(zhǔn)電流隨VDD的變化較小，該設(shè)計(jì)采用三支路基準(zhǔn)電流源結(jié)構(gòu)。如圖2所示。

　　其基準(zhǔn)電路由MOS管M1~M6和電阻R構(gòu)成。該電路在普通基準(zhǔn)電流源的基礎(chǔ)上增加一條由M5、M6構(gòu)成的從電源到電阻R上端后到地的第三條支路，用于形成負(fù)反饋。工作原理：當(dāng)電源電壓正向增加時(shí)，ID5的A點(diǎn)電壓升高，使得M2的漏端B處電壓降低，在M1管的作用下，ID1的C點(diǎn)電壓升高，同樣M6作為共源級(jí)作用下，使得ID6的A點(diǎn)電壓降低，形成負(fù)反饋回路。

　　為增強(qiáng)其負(fù)反饋系統(tǒng)的增益，M6源極與M2源極接在一起后接至產(chǎn)生電壓差的電阻R上端，同樣當(dāng)電源電壓波動(dòng)正向增加時(shí)M5漏端A處電壓升高，M5、M4管的VSG將會(huì)降低，ID5、ID4均減小，由電阻R兩端電壓VR=(ID5+ID4)×R得，電阻R上端電壓降低很快，從而使M5漏端電壓迅速下降，整個(gè)電路形成一個(gè)更快的負(fù)反饋，抑制了電源電壓的變化對系統(tǒng)的影響。

　　為了使得到的鏡像后的電流IREF的值更精確，在電路中需確保ID3=ID4，即M3與M4的各端電壓要偏置一致。如圖2所示，M5、M4、M3構(gòu)成電流鏡，M7M9為啟動(dòng)電路。通過調(diào)整M5的漏電流和M6的寬長比，使得VGS6與VGS2相等，由VD1=VD6=VS2+VGS6=VS2+VGS2=VD2得VD3=VD4，因M3、M4源端、柵端都與襯底直接相連，工作狀態(tài)一樣，所以得到：

　　工作在飽和區(qū)MOS管的源漏極電流表達(dá)式為：

　　設(shè)計(jì)中增加了MOS管的柵長，以便忽略溝道長度調(diào)制效應(yīng)。上式中λVDS可以忽略。MOS管在臨界飽和狀態(tài)時(shí)源漏極電流表達(dá)式為：

　　在電路中電阻R產(chǎn)生的源端電壓差VR=(ID5+ID4)×R，初步設(shè)計(jì)第三支路M5、M6流過的電流為基準(zhǔn)電流源的N倍，即ID5=N·ID4，由上式可以得到：

　　這里令得：

　　因此：

　　由上可知，得到了一個(gè)與電源電壓VDD無關(guān)的輸出基準(zhǔn)電流。由于有兩條支路電流流過電阻R，第三支路M5、M6流過電流是基準(zhǔn)電流的N倍，由（6）式可知：N和R均與IOUT成反比，欲得到一個(gè)固定輸出的基準(zhǔn)電壓IOUT，N增加時(shí)，可大大減小電阻R的值，從而節(jié)省了芯片layout的面積。（本設(shè)計(jì)N取4）。

　　1.2帶正反饋交叉耦合的差分輸入級(jí)

　　在CMOS電路中，電路能夠工作的最低電壓一方面取決于具體電路的結(jié)構(gòu)形式，另一方面則取決于COMS器件的閾值電壓及其過驅(qū)動(dòng)電壓［3］。帶正反饋交叉耦合的差分輸入級(jí)電路如圖3所示。

　　在原有的M3、M4 MOS二極管負(fù)載上添加了M5、M6兩個(gè)交叉耦合的正反饋負(fù)載。從電路中近似看到最小工作電源電壓為1個(gè)VTP與3個(gè)過驅(qū)動(dòng)電壓之和，采用VTH=0.5 V的MOS工藝，最低工作電壓可降低1 V左右。為保留一定的余度，本設(shè)計(jì)電源采用1.2 V。

　　電路中設(shè)置差分對管M1、M2工作在亞閾值區(qū)，有利于電源電壓的適當(dāng)降低。通過增加M5、M6,電路輸入跨導(dǎo)為：

　　式中g(shù)m1為M1管的本征跨導(dǎo)，由此可以看到輸入管的跨導(dǎo)增加了一個(gè)因數(shù)1/(1－gm6/gm3)。利用這種方法增益改善為：

　　1.3前饋補(bǔ)償

　　本文在低電壓情況下，使用前饋補(bǔ)償技術(shù)取代傳統(tǒng)的主次極點(diǎn)分離密勒電容補(bǔ)償技術(shù)。頻率補(bǔ)償是利用前饋路徑在高頻段中引入左半平面的零點(diǎn)正相移抵消極點(diǎn)導(dǎo)致的負(fù)相移［5］。由圖4可知，該運(yùn)放的傳遞函數(shù)具有兩個(gè)極點(diǎn)和一個(gè)左半平面零點(diǎn)，其中ωp1和Z1為：

　　上式中СO1為第一增益級(jí)輸出節(jié)點(diǎn)總寄生電容，go為輸出電導(dǎo)，β為反饋因子。

　　前饋補(bǔ)償與第二級(jí)增益級(jí)電路如圖4所示。M8～M11為第二放大增益級(jí)；M3/M14為前饋級(jí)；M12、M17為各自尾電流管。

　　第二級(jí)及前饋級(jí)(A3)放大器的直流增益，各表達(dá)式分別為：

       通過調(diào)節(jié)第二級(jí)和前饋級(jí)的偏置電流與管子寬長比，使得確保零點(diǎn)位于左半平面。

2仿真結(jié)果

　　基于0.18 μm CMOS 標(biāo)準(zhǔn)工藝實(shí)現(xiàn)運(yùn)放的版圖照片如圖5所示，在Cadence環(huán)境下對運(yùn)放電路版圖后仿真。在工作電壓1.2 V，驅(qū)動(dòng)2.5 pF電容負(fù)載下，其開環(huán)增益和相位曲線如圖6所示，該結(jié)構(gòu)能得到增益109 dB,單位增益帶寬259 MHz，相位裕度約為73.8°；圖7為電路共模抑制比曲線，低頻時(shí)能達(dá)到-80.16 dB。

　　將本文的性能參數(shù)與相關(guān)文獻(xiàn)對比，如表1所示。從表中可看出本文通過增加少量的靜態(tài)功耗，在整體性能上均有所改善，能夠滿足大多數(shù)電路的要求。

3結(jié)論

　　本文在傳統(tǒng)兩級(jí)運(yùn)放的基礎(chǔ)上，結(jié)合增益自舉、前饋補(bǔ)償?shù)燃夹g(shù)，實(shí)現(xiàn)了一種新框架的低電壓高性能CMOS運(yùn)算放大器。在滿足低功耗條件下，對版圖仿真驗(yàn)證，能獲得高直流增益和高帶寬，系統(tǒng)在穩(wěn)定性等方面均有較好的性能。該電路能夠應(yīng)用于帶隙基準(zhǔn)源及各類運(yùn)算電路中，如加法器、比較器等，具有相當(dāng)廣闊的應(yīng)用前景。

　　參考文獻(xiàn)

　　［1］ 何樂年，王憶.模擬集成電路設(shè)計(jì)與仿真［M］.北京：科學(xué)出版社，2008.

　　［2］ WANG R T,HARJANNI R. Partial positive feedback for gain enhancement of low power CMOS OTAs［J］.Analog Integrated Circuits and Signal Processing, 1995(8)：21-35.

　　［3］ THANDRI B K,SILVA MARTNEZ J. A robust feedforward compensation scheme for multistage operational transconductance amplifiers with no miller capacitors［J］.IEEE Journal of SolidState Circuits, 2003, 38(2):237-243.

　　［4］ CHANG Y S,WU H C，SHIAU M S,et al,Pseudo differential operational transconductance amplifier using common mode feed forward and HD3 feed forward［J］.International Symposium on Integrated Circuits, 2011,10(11):250-253.

　　［5］ AKBARI M，BIABANIFARD S，ASADI S.Design and analysis of  DC gain and transconductance boosted recycling folded cascode OTA［J］.AEU International Journal of Electronics and Communications, 2014, 68(11):1047-1052.