0 引言

    空間咨詢數據委員會(CCSDS)推薦7/8碼率LDPC碼^[1]作為近地空間通信信道編碼方案^[2-5]。這種LDPC碼可以提供非常低的誤碼平臺和較快的譯碼收斂速度^[6-8]，非常適合空間通信應用場景。7/8碼率LDPC碼串行編碼的結構^[9-12]符合LDPC碼線性分組碼的特點，具有編碼結構簡單、編碼速率快和編碼器占用邏輯資源較少等優點。但是，隨著空間通信要求的提高，串行編碼的編碼速率提升受到限制。

    本文提出一種低并行度高速編碼結構設計。該編碼結構通過合理的插“0”和改變生成矩陣結構，實現高速低并行度編碼。

1 CCSDS標準LDPC編碼原理

1.1 編碼的數學原理

    LDPC的編碼本質為矩陣的乘法運算。以（8 176，7 154）碼[2]為例，輸入7 154位待編碼信息位，編碼產生1 022位奇偶校驗位，編碼輸出為8 176位系統碼。

    待編碼的信息位數據為長度為7 154的信息向量n：

    矩陣G分為兩部分，左邊是7 154×7 154的單位矩陣，其中I為511×511的單位子矩陣，0是511×511的零矩陣；右邊是矩陣B_i，j(i=1，2…14；i=1，2)，B_i，j是511×511的循環矩陣。矩陣的左邊部分用于生成7 154位信息碼，右邊部分用于生成1 022位校驗碼。

    編碼生成的系統碼向量N：

其中b_i，j為循環矩陣B_i，j的第一行。這樣，在采用可編程邏輯器件實現編碼器時，只需要保存28個循環子矩陣B_i，j各自的第一行數據b_i，j(i=1，2…14；j=1，2)即可，減少硬件資源使用。

1.2 編碼器的結構設計原理

    圖1為串行編碼器結構設計原理圖。為了適應循環編碼，將待編碼的信息向量n分割為14個向量n=(p₁  p₂  …  p₁₄)，且：

    編碼過程如下：

    (1)初始時刻，循環移位寄存器1中存儲的數據為b_1，1，循環移位寄存器2中存儲的數據是b_1，2。累加器1中為511位0，累加器2中為511位0。

    同理，第2～511個時鐘周期內，每個時鐘周期循環移位寄存器1和2循環右移1位，對輸入信息位重復第1個時鐘周期相似的過程。511個時鐘周期后，第一組循環校驗矩陣結束。然后將循環移位寄存器1中數據b₁，1更換為b_2，1，循環移位寄存器2中數據b_1，2更換為b_2，2。

    (3)對輸入的p₂，p₃，…，p₁₄向量，重復與p₁輸入的處理相同的過程。當所有的7 154位待編碼數據全部處理完畢，將輸入的7 154位待編碼數據和編碼得到的累加器1、累加器2的數據組合為8 176位系統碼，即最后得到的編碼數據幀。

2 串行編碼實現及存在的問題

    CCSDS給出的7/8LDPC碼的編碼幀格式^[3]為32+7 136+1 022+2 bit，為了保證編碼的輸入和輸出同步，在待編碼數據輸入編碼器之前，待編碼數據轉變為7 136位待編碼數據+1 056位“0”，在編碼器的校驗矩陣B_i，j中添加第16、17組全“0”的校驗循環矩陣。這樣使得編碼輸入和輸出數據位數完全一致，有利于編碼器設計結構的簡化。編碼結構中插“0”結構如圖2。

    串行編碼器結構簡單，占用資源少，但是存在不足之處：采用串行輸入的方式，編碼能夠達到的最大速率有限，對于有圖像數據傳輸的應用場合，顯示出局限性。

3 低并行度編碼結構設計

3.1 低并行度編碼的數學原理

    本文根據7/8 LDPC碼編碼矩陣的特點提出了低并行度編碼的數學原理。假設輸入的待編碼數據為7 154位的向量n，且有n=(n₁  n₂  …  n₇₁₅₄)，將向量n分割為14個長度511向量p_i(i=1，2，…，14)。為了使輸入的待編碼信息位符合奇偶位并行輸入的特點，對14個信息位向量p_i(i=1，2，…，14)進行“0”位填充，使待編碼信息變為7 168位的向量m，且有m=(k₁  k₂  …  k₁₄)，其中k_i(i=1，2，…，14)為長度512的向量。如下：

    設待編碼信息位向量k拆分為奇位向量和偶位向量：奇位向量odd_k=(n₁  n₃  …  n₅₀9  n₅₁₁)，偶位向量even_k=(n₂  n₄  …  n₅₁₀  0)。

    將生成矩陣G的右邊部分的兩列B_i，j(i=1，2，…，14；j=1，2)循環子矩陣拆分成與奇編碼矩陣odd_B_i，j和偶編碼矩陣even_B_i，j，如下：

    所以可得編碼校驗位向量：

3.2 編碼結構設計

    圖3為低并行度編碼器結構框圖。根據低并行度編碼數學原理，在編碼之前先對數據每隔511位插入1個“0”，在插滿14個“0”之后，在編碼數據后補齊1 042個“0”，使待編碼數據幀長度為8 192 bit。低并行度并行編碼采用4個循環移位寄存器。編碼過程如下：

    (3)對于輸入向量k₂，k₃，…k₁₄，重復與k1輸入的處理相同的過程。當所有7 154位待編碼數據全部處理完畢，將輸入的7 154位待編碼數據和編碼得到的累加器1，累加器2的數據組合為8 176位系統碼就是編碼數據幀。

4 編碼性能和編碼效率分析

    定義衡量編碼性能的公式如下：

5 結論

    本文提出的低并行度7/8碼率LDPC編碼是在CCSDS標準提出的串行編碼結構上采用插“0”設計和改變生成矩陣的形式，設計新的編碼結構，大幅度提升了編碼速率和編碼效率，擴展了LDPC編碼的應用范圍，具有創新性。另外，該低并行編碼的并行度可以根據設計需求改變，對于工程應用有較好的適應性。

參考文獻

[1] GALLAGER R G.Low-density parity-check codes[J].IRE Transactions on Information Theory，1962，8(1)：21-28.

[2] CCSDS.CCSDS 131.1-O-2-low density parity check codes for use in near-earth and deep space applications[R].Washington，DC，USA，2007.

[3] CCSDS.CCSDS 131.0-B-2-TM synchronization and channel coding[S].Washington，DC，USA，2011.

[4] CCSDS.CCSDS 230.2-G-1-next generation uplink[R].Washington，DC，USA，2014.

[5] CCSDS.CCSDS 231.1-O-1-short block length LDPC codes for TC synchronization and channel coding[R].Washington，DC，USA，2015.

[6] MACKAY D C.Good error-correcting codes based on very sparse matrices[J].IEEE Transactions on Information Theory，1999，45(2)：399-431.

[7] Lin Shu，Chen Lei，Xu Jun.Near shannon limit quasicyclic low-density parity-check codes[J].IEEE Transaction on Communication，2004，52(7)：1038-1042.

[8] 袁東風，張海剛.LDPC碼理論與應用[M].北京：人民郵電出版社，2008：20-25.

[9] 燕威，薛長斌.高效低功耗低并行度LDPC編碼方法[J].電子與信息學報，2016，38(9)：2268-2273.

[10] Sun Yang，KARKOOTI M，CAVALLARO J R.Vlsi decoder architecture for high throughput and variable block-size and multi-rate ldpc codes[C].IEEE International Symposium on Circuits and Systems，2007：2104-2107.

[11] CHENG L，LI G X，ZHU H P，et al.LDPC encoder design and FPGA implementation in deep space communication[C].Proceedings of the International Conference on Logistics，Engineering，Management and Computer Science，Paris，2014，101：343-346.

[12] 劉冬培，劉衡竹，張波濤.基于準循環雙對角陣的LDPC編碼算法研究[J].國防科技大學學報，2014(2)：156-160.

作者信息：

燕  威1，2，朱  巖1

（1.中國科學院國家空間科學中心，北京100190；2.中國科學院大學，北京100190）