全球第一大芯片自動化設計解決方案提供商及全球第一大芯片接口IP供應商、信息安全和軟件質量的全球領導者Synopsys（NASDAQ：SNPS）近日宣布與TSMC合作，共同為TSMC 22nm超低功耗（ULP）與22nm超低漏電（ULL）平臺開發DesignWare? 基礎IP。該基礎IP包含用于TSMC 22nm工藝的邏輯庫、嵌入式內存以及一次性可編程（one-time programmable，OTP）非揮發性內存（non-volatile memories，NVM），能協助設計人員大幅降低功耗，同時滿足各式應用的性能需求。DesignWare Duet Package包括了具備面積優化的高速低功耗嵌入式內存、使用標準核心氧化物（core oxide）或厚IO 氧化物以實現低漏電率的邏輯庫、內存測試與修復能力以及功耗優化套件，能為SoC帶來最佳的結果質量。

　　DesignWare HPC設計套件內容包括高速、高密度的內存實例（memory instance）和邏輯單元，能協助SoC設計人員進行CPU、GPU與DSP核心的優化，以達到速度、面積與功耗的最佳平衡。用于TSMC 22nm ULP與22nm ULL工藝的DesignWare OTP NVM IP無須額外的光罩層數或制程步驟，且能以最少的硅足跡（footprint）達到高產出、高安全性及高可靠性。

　　TSMC設計基礎架構營銷事業部資深處長Suk Lee表示：“TSMC與Synopsys多年成功的合作經驗有助于雙方客戶實現SoC在性能、功耗及芯片面積的目標。通過為TSMC 22nm ULP與22nm ULL工藝提供DesignWare 基礎IP，Synopsys作為業界領導廠商，持續提供通過驗證的IP解決方案，協助設計人員減少設計工作量，同時在TSMC最新技術中實現設計目標。”

　　Synopsys營銷副總裁John Koeter也表示：“Synopsys與TSMC密切合作已歷經了多個TSMC工藝時代。我們所提供的高質量基礎IP能協助設計人員滿足SoC在功耗、性能與面積的需求。為TSMC 22nm ULP 與22nm ULL工藝提供DesignWare邏輯庫與嵌入式內存IP，能協助設計人員大幅降低目標應用的功耗，并加快產品的上市腳步。

　　上市情況

　　針對TSMC 22nm ULP 與22nm ULL工藝的DesignWare Duet Package與HPC設計套件預計于今年第三季度上市。用于22nm ULP工藝的DesignWare OTP NVM IP預計于今年第三季度上市，而用于22nm ULL工藝的OTP NVM IP則計劃在明年第一季度上市。

　　關于DesignWare IP

　　Synopsys是一家為各種SoC設計者提供高質量和已驗證的IP解決方案的領先供貨商。其豐富的DesignWare IP產品系列包括邏輯庫、嵌入式存儲器、嵌入式測試單元、仿真IP、有線和無線接口IP、安全IP、嵌入式處理器和和子系統。為了加快原型設計、軟件開發和IP與SoC的集成，Synopsys的IP提速計劃還提供IP原型設計工具包、IP軟件開發工具包和IP子系統。Synopsys在IP質量中的大量投入、綜合技術支持和健全的IP開發方法學使設計人員降低了集成風險，縮短了產品上市時間。更多關于DesignWare IP的信息，請至：www.synopsys.com/designware。

　　關于Synopsys

　　Synopsys（Synopsys, Inc.，納斯達克股票市場代碼： SNPS）致力于創新改變世界，在芯片（Silicon）到軟件（Software）的眾多領域，Synopsys始終引領和參與全球各個科技公司的緊密合作，共同開發人們所依賴的電子產品和軟件應用。Synopsys 是全球排名第一的芯片自動化設計解決方案提供商，全球排名第一的芯片接口IP供應商，同時也是信息安全和軟件質量的全球領導者，位列世界第15大軟件公司，并榮選美國標準普爾500指數成分股龍頭企業。Synopsys總部位于美國硅谷，成立于1986年，目前擁有12200多名員工，分布在全球100多個分支機構。2017年財年營業額逾27億美元，擁有2600多項已批準專利。作為半導體、人工智能、汽車電子及軟件安全等產業的核心技術提供商與驅動者，Synopsys的技術一直深刻影響著當前全球五大新興科技創新應用：智能汽車、物聯網、人工智能、云計算和信息安全。

　　自1995年在中國成立新思科技以來，已在北京、上海、深圳、廈門、武漢、西安、南京、香港、澳門九大城市設立機構，員工人數1139人，建立了完善的技術研發和支持服務體系，秉持“加速創新、推動產業、成就客戶”的方針，與產業及合作伙伴攜手共進、共同發展，成為中國半導體產業快速發展的優秀伙伴和堅實支撐。