0 引言

    進入21世紀的第二個十年，來自于我國東部和南部海域領土周邊的威脅正日趨嚴重和復雜。基于“察/打/毀/評”一體化^[1]的作戰思路是現代戰爭信息化、體系化和快速反應的集中體現，其必備基礎是：構成武器系統的各類平臺之間具有可靠的信息傳輸鏈路^[2-4]。考慮到無線傳播環境的開放性以及戰場環境的復雜性，應用于武器平臺的無線通信系統必須具有非常強的抗干擾特性^[5]。

    西方國家的新型干擾機普遍具有發射功率大、干擾頻帶寬、干擾樣式多的特點^[6]，傳統的跳頻、擴頻技術難以應對。但相干快跳頻的跳速快，且具有內在的頻率-時間分集機制^[7]，具有很強的抗干擾能力。然而，跳頻頻點之間相干積累的前提是跳頻信號載波相位嚴格連續，這對快跳頻信號發生器的功能提出了要求。

    本文基于直接數字頻率合成器(Direct Digital Synthesizer，DDS)，設計了一種載波相位連續的快跳頻發生器，并在現場可編程門陣列(Field Programmable Gate Array，FPGA)與超高速數字模擬轉換器(Digital to Analog Converter，DAC)的硬件平臺上對此算法進行了實現。考慮FPGA設計中速度和面積兩種設計原則，對于DDS算法的實現采用了兩種方法。利用有限的資源實現了跳速20 000次/s、跳頻帶寬200 MHz的參數，并通過測試驗證了跳頻頻點之間的相位連續性，為相干快跳頻抗干擾通信系統的研究提供了基礎。

1 系統結構

    基于多路并行DDS的快跳頻信號產生系統的結構模型如圖1所示。快跳頻信號產生系統的結構可以分為3個模塊：(1)基帶信號產生模塊，該模塊利用偽隨機(Pseudo-Noise，PN)碼對碼元信息流進行直接序列擴頻，輸出直擴后的基帶信號；(2)跳頻載波調制模塊，該模塊基于多路并行DDS原理產生12路并行跳頻載波，并且利用生成的12路并行載波分別對基帶信號進行調制，生成12路并行的調制信號；(3)信號輸出模塊，該模塊將低速率的12路并行調制信號并/串轉換為一路更高速率的調制信號，再經過超高速DAC進行數/模轉換，輸出設計需求的基于多路并行DDS的快跳頻信號。

2 設計依據

2.1 多路并行DDS原理

    單路DDS的原理框圖如圖2所示，在系統時鐘參考下，相位累加器對頻率控制字(Frequence Control Word，FCW)進行線性累加，依據正弦查找表做相幅轉換，得到數字序列輸出，再通過數/模轉換器得到平滑的正弦波^[8-10]。

    傳統DDS的局限性在于輸出頻率有限。根據奈奎斯特采樣定理，單路DDS的輸出頻率應小于系統時鐘頻率的一半^[11]，考慮到后續濾波器的設計壓力，工程上一般認為最高輸出頻率為系統時鐘的40%^[12]。若要提高DDS輸出正弦波的頻率f₀，就要提高DDS工作頻率f_s。但對于FPGA或其他數字芯片而言，系統時鐘頻率的提升是有限的。

    為提高DDS輸出頻率，可采用多路并行DDS技術。其基本思路是將多路DDS的幅相轉換輸出做并/串轉換后再送往高速數/模轉換器^[13]。

    12路并行DDS的原理框圖如圖3所示。12路相位累加器的初值分別是K_i，i=1，2，…，12，稱作每一路對應的頻率控制字。K_i為系統頻率控制字K_all的i倍，對于12路DDS而言，K_all的計算公式為：

其中，N為控制字K_all的位寬。在12路并行DDS實現過程中，相位累加器l的輸出值為相位寄存器12的輸出值和第一路頻率控制字K₁的相加值；相位累加器2的輸出為相位寄存器12的輸出值和第二路頻率控制字K₂的相加值，依此類推。在第12路，其相位寄存器的輸出為本路頻率控制字K₁₂的累加值。

2.2 快跳頻信號產生機理

    基帶信號產生模塊主要實現直接序列擴頻，即利用高碼率的偽隨機碼序列對信息碼元序列進行頻譜擴展^[14]。

    信息碼元{m_k}為二進制序列，本設計中采用+1與-1均衡的16位序列循環。R_b為{m_k}的信息碼元傳輸速率，本設計選取2.5 kHz；則信息碼元持續時間，即碼元寬度可以表示為：

其中，g(t)是持續時間為T_h的單位幅度矩形脈沖。

    本設計跳頻載波由12路并行的DDS實現，每一路(i=1，2，…，12)對應的跳頻載波為：

3 系統實現

3.1 硬件平臺

    FPGA在硬件上具有很強的穩定性和極高的運算速度，在軟件上具有可編程的特點，能根據所需系統要求，采用不同的結構來完成相應的功能，靈活性較強，同時利用開發軟件可以實現在線仿真測試與實踐驗證^[15]。Xilinx公司XC6VLX240T型FPGA內部邏輯存儲資源以及運算速度均滿足設計要求。

    ADI公司AD9739型高速DAC采樣率高達2.5 Gb/s，可以直接合成滿足設計要求的頻率及瞬時帶寬的波形。除了極低的毛刺干擾、快速穩定時間和低延遲操作特性之外，差分輸出的DAC在無雜散動態范圍、互調失真、相位噪聲等性能方面表現也較為卓越。

    基于多路并行DDS的快跳頻信號發生器的硬件平臺結構圖如圖4所示。本設計產生的基于多路并行DDS的快跳頻信號中心頻率為491.52 MHz，選取DAC工作頻率為1 966.08 MHz；采用12路并行DDS,故FPGA系統工作頻率為163.84 MHz。

3.2 功能實現

    基帶信號產生模塊以及跳頻載波調制模塊是在FPGA內部利用邏輯編程實現的，均為數字形式的信號處理。信號輸出模塊中并/串轉換部分在FPGA內部實現，而輸出模擬信號則通過DAC進行數/模轉換。

3.2.1 基帶信號產生模塊

    系統時鐘工作下，利用ISE設計軟件中固化的只讀存儲器(Read-Only Memory，ROM)核存儲信息碼元序列與PN碼序列，通過查找表的方式進行讀取。基于同一計數器計時，不同計數值時進行讀取，實現信息碼元序列與PN碼序列讀取速率的不同。對擴頻后的碼片進行極性變換，輸出到跳頻載波調制模塊，完成基帶信號的產生。

3.2.2 跳頻載波調制模塊

    FPGA內部采用數據采樣時鐘的12分頻作為系統時鐘進行信號處理。跳頻載波產生利用12路并行DDS技術，12路對應頻率控制字的產生方法可分為兩種，一種稱之為FCW計算，另一種稱之為FCW查找。兩種方法的實現方式如圖5、圖6所示。

    計算FCW的方法是在輸入總頻率控制字后，利用移位與加法在一個時鐘周期內計算出進行12路并行DDS時12路所分別對應的頻率控制字。跳頻圖案各個頻點所對應的頻率控制字通過ROM核存儲，通過查找表的方式讀取后可輸出跳頻的總FCW。基于基帶信號產生模塊同一計數器計時，不同計數值時讀取，實現跳頻頻率跳變速率與基帶信號碼片讀取速率不同但是切換邊沿對齊。

    查找FCW的方法將所有跳頻頻點針對12路并行DDS的頻率控制字全部存儲于ROM中，以跳頻圖案序號查找表輸出的頻點序號以及各路識別碼為地址，讀取出12路分別對應的頻率控制字。跳頻圖案序號查找表與計算FCW方法中跳頻圖案查找表讀取速率一致。

    得到12路分別對應的頻率控制字后，各路相位累加的實現方式與原理框圖（圖4）中一致。每一路DDS的相位均在第12路當前周期相位的基礎上以各自對應的頻率控制字作為相位累加步進進行相位累加。第12路依照12倍的頻率控制字進行相位累加，實現低系統頻率下，等效于單路DDS的所要求高頻率的波形。

    完成12路并行DDS的跳頻載波生成后，利用乘法器，對12路并行的跳頻載波與基帶信號分別進行有符號數運算，得到12路并行的跳頻載波調制信號，實現跳頻載波調制。

3.2.3 信號輸出模塊

    載波調制后的12路并行調制信號，依據相位關系，在FPGA內部通過并串行轉換器Iserdes，以FPGA內部信號處理時鐘以及DAC輸入的隨路時鐘作為參考進行并/串轉換，轉化為2路高速率的跳頻載波調制信號。

    將該數字跳頻載波調制信號輸入到超高速DAC進行數/模轉換，輸出基于多路并行DDS的模擬快跳頻信號，實現本設計的要求。

4 系統分析

    計算產生FCW和查找表讀取FCW兩種方法實現12路并行DDS的FPGA程序資源占用情況如表1所示。

    可見計算FCW方法占用邏輯片即邏輯資源更多，而查找FCW方法占用塊存儲器即存儲資源更多，這與兩種方法的實現原理呼應。當邏輯資源和存儲資源有限時，可根據資源剩余量調整系統實現方法。

    信息碼元符號速率為2.5 Ks/s，擴頻碼長為1 024，擴頻碼碼片速率為2.56 Mc/s，故基帶信號帶寬為2.56 MHz。跳頻頻率切換速率為20 000跳/s，各跳頻點頻率間隔為2.5 MHz，共80個跳頻點，故跳頻帶寬為200 MHz。

    對兩種方法產生的信號進行測量與驗證，圖7是基于多路并行DDS的快跳頻信號頻譜圖。

    對于兩種方法均可見跳頻帶寬內80個跳頻點均勻分布，實現了信號頻譜的擴展，且跳頻帶寬內信號平坦度相對于中心頻率小于0.7 dB。

    圖8所示為兩種方法實現基于多路并行DDS的快跳頻信號跳頻載波的時域波形圖。波形采集利用采樣率為20 Ga/s的示波器，圖中截取的部分為跳頻載波的頻率由471.52 MHz跳變至589.02 MHz時的情況，兩種方法均可見在頻率跳變時相位保持連續，實現了設計需求。

5 結論

    本文在深入研究快跳頻信號產生機理的基礎上，利用可編程邏輯器件FPGA實現了基帶為直接序列擴頻信號，載波為相干快跳載波的調制信號，即快跳頻信號的電路設計，并利用超高速DAC將設計產生的信號輸出。基于多路并行DDS產生的快跳頻信號經過測量驗證，符合設計要求。

    針對跳頻載波相位連續的要求以及傳統單路DDS輸出頻率低的現狀，本文采用多路（12路）并行的DDS頻率合成結構。在FPGA實現12路并行DDS模塊的過程中，針對面積優先和速度優先兩種設計理念，采用了計算產生FCW和查找表存儲FCW兩種方式，對實現所用資源進行了分析比較，得出兩種方式各自適合的情形。

參考文獻

[1] 劉洋，李一波，王揚揚.察打一體化無人機多傳感器自動目標識別系統[J].飛航導彈，2010(6)：75-78.

[2] 楊小牛，樓才義，徐建良，等.軟件無線電原理與應用[M].北京：電子工業出版社，2001.

[3] 雷立動.小型無人直升機數據鏈路系統設計與仿真平臺研究[D].廣州：華南理工大學，2012.

[4] PROAKIS J G.Digital communications[M].McGraw-Hill Companies Inc，2003.

[5] 李楠.無線電物理:戰場復雜電磁環境構成分析[J].中國學術期刊文摘，2008(13)：1.

[6] 鄧愛國，徐宏兵，張國華，等.電子干擾飛機天線布局研究[J].火控雷達技術，2016，45(4)：93-97.

[7] 何奕汕.相干快跳頻系統關鍵技術研究[D].成都：電子科技大學，2015.

[8] 李明斌.直接數字頻率合成的原理及頻譜特征分析[J].電訊技術，1995，8(4)：16-22.

[9] 王晨.基于DDS的信號產生技術研究[D].西安：西安電子科技大學，2010.

[10] 殷雷，金海軍，李映雪，等.基于DDS的高精度函數信號發生器的研制[J].現代電子技術，2009，32(1)：68-69.

[11] 汪詩洋.一種擴展DDS輸出帶寬的新方法[J].艦船電子對抗，1999(2)：26-27.

[12] 黃志林.基于FPGA的并行DDS技術研究[J].現代電子技術，2013(7)：54-56.

[13] 鄧欽耀.半實物直擴/跳頻通信系統設計與實現[D].成都：電子科技大學，2012.

[14] 呂捷.S波段低雜散高速跳頻頻綜的設計[D].成都：電子科技大學，2007.

[15] 蘇揚，錢皓.基于FPGA的跳頻通信系統開發[J].計算機測量與控制，2016，24(10)：171-174.

作者信息:

倪宣浩1，叢彥超2，武春飛1

(1.北京理工大學 信息與電子學院，北京100081；2.中國運載火箭技術研究院，北京100076）