加利福尼亞州圣克拉拉市 - Momentum繼續在創建開放式芯片生態系統的過程中慢慢融合，實現了系統級封裝（SiP）中來自多個供應商的芯片組的異構集成。

　　Chiplet代表了通過暴力擴展來彌補性能降低的幾項努力之一; 這是摩爾定律的放緩。雖然包括英特爾，Marvell和創業公司zGlue在內的各個芯片公司以及思科等系統公司在創建自己的芯片生態系統方面取得了一些成功，但迄今為止的努力依賴于專有的多芯片接口。

　　開發一個全行業的開放式芯片生態系統，允許設計人員組裝包含來自多個供應商的組件的“同類最佳”芯片，不僅需要標準的開放接口，還需要在晶圓測試和熱管理以及創建等領域的技術進步，新的商業模式。

　　上周在開放領域特定架構（ODSA）小組的第二次研討會上展示了開放小芯片生態系統的穩定進展 - 如果進展緩慢，該組織現在聲稱有大約70家成員公司正在努力為小芯片定義開放接口基于設計，尋求創建符合堆棧的可互操作小芯片市場。ODSA在開放計算項目的框架下運作。

　　根據英特爾高級首席工程師兼英特爾首席技術官辦公室流程和產品集成總監Ramune Nagisetty的說法，芯片組的需求基于新工作負載的出現以及架構和封裝技術的進步。

　　Ramune Nagisetty是英特爾高級首席工程師兼流程和產品集成總監，上周在ODSA研討會上主持了小組討論。（來源：開放計算項目）

　　“這個行業已經到了一個拐點，”Nagisetty說。“我們有機會通過芯片的創新繼續擴展封裝集成。”

　　一年前，英特爾發布了其EMIB封裝的AIB協議，作為其在DARPA小芯片研究計劃中的工作的一部分。在上周的ODSA研討會上，英特爾通過推出5.2版PCI Express（PIPE）PHY接口來實現這一目標，這是PCI Express接口的精簡版本，被描述為可配置的短距離PHY。

　　與此同時，ODSA集團繼續致力于推進其自己的開放式線束（BOW）物理層接口。在ODSA研討會上，Netronome的工程師和ODSA工作組的負責人Bapi Vinnakota積極招募了針對BOW界面的代工廠和芯片支持，并推出了一個新的小芯片設計交換項目，使公司能夠制作開放式小芯片物理描述，通常使用zGlue開發的數據交換格式以機器可讀的形式保密。

　　“當你在一個開放的組織工作時，分享機密信息非常困難，”Vinnakota說。

　　（來源：開放計算項目）

　　BOW界面最初是在3月份的ODSA第一次研討會期間提出的。BOW的想法是提供一個通用且簡單的并行接口，以相對較低的數據速率運行，以便將舊節點中的芯片集成到系統中，例如集成關鍵RF組件 - 高級SiP。

　　除了成長的痛苦，ODSA正在開發開放式芯片生態系統方面取得穩步進展。根據Nagisetty的說法，從外部看起來令人痛苦的緩慢進展實際上反映了其他主要技術拐點常見的斜坡，這些曲線首先緩慢地聚集在一起，然后以穩定的加速速度聚集在一起。

　　“我認為在三到五年的時間內，我們將以一種截然不同的方式看待所有事情，”Nagisetty在接受EE Times采訪時說。事情正在開始，坡道緩慢，但步伐會加快，隨著每個標準，規范和工具的落實，變化的速度將會增加。我認為在三到五年的時間框架內，這種[基于芯片的設計]將成為更多的規則而不是例外。“

　　基于芯片級設計的許多支持者指出的一個節省成本的成功案例是AMD即將推出的7-nm Epyc CPU，它具有多達8個7-nm處理器芯片，與AMD的Infinity結構連接到單個14-nm I / O芯片帶內存控制器。該方法是14-nm Epyc的擴展，在單個封裝上使用四個裸片。

　　“對我們來說，小芯片是非常真實的，”在ODSA研討會上出席小組討論的AMD研究員Gabriel Loh說。“這是我們已經建立的東西，其理念是在硅上獲得不同的組件，無論其技術節點如何。”

　　ODSA研討會上的Chiplet設計經驗小組。左起：eSilicon Carlos Macian; Gabriel Loh，AMD; Dave Kehlet，英特爾; Sanjeev Joshi，思科; Xilinx的Sagheer Ahmad。（來源：開放計算項目）

　　但是，雖然開放式芯片生態系統的概念具有動力并且正在取得進展，但它并非沒有批評者或嚴重的障礙。從技術角度來看，Nagisetty認為開放式芯片生態系統最艱巨的障礙之一涉及測試 - 具體而言，能夠在封裝之前保證已知的良好芯片，這將需要非常全面的晶圓分類內容，并且能夠探測細間距凸點。Nagisetty看到的第二大挑戰包括由功率，功率密度和熱串擾引發的熱挑戰。

　　但從商業模式的角度來看，挑戰至少是令人煩惱的。目前，該行業具有與板級組件相關聯的某些類型的商業模型以及與單片SoC相關聯的其他商業模型。“但我們真的只是開始了解當我們結合不同制造商的芯片時所需的商業模式，”Nagisetty說。

　　例如：誰為SiP設備打造品牌？誰推銷它？當然，如果存在安全漏洞，誰有可能承擔責任？

　　“如果它不起作用，誰會抓著袋子？”Loh問道。他指出，業內有一些可以用作模型的解決方案。“問題是：你如何擴展它？”

　　小組討論期間出現的另一個問題是保證金堆疊。如果有人正在組裝包括來自多家芯片公司的芯片組的“同類最佳”設備，可以安全地假設每家芯片公司都希望為其業界領先的芯片獲得高利潤。將所有這些邊距堆疊在一起可能會使最終產品過于昂貴。

　　“所有這些類型的事情都必須得到解決，”Nagisetty說。“所以在某些方面，我們只是開始走這條道路。我們學到了很多東西，我認為這些東西最終會通過標準和規范自行完成。“

　　Nagisetty表示，PIPE規范源于英特爾Kaby Lake G的設計，該設計導致一系列采用集成AMD Radeon圖形核心的英特爾酷睿處理器，這些處理器使用PCI Express和EMIB互連多個小芯片。不同技術節點的不同過程。

　　“我們學到了很多關于如何整合最初為電路板設計的組件并將其放入封裝內的知識，”Nagisetty說。

　　對于Kaby Lake，英特爾設計人員希望使用PCI Express將CPU連接到Radeon GPU。但PCI Express設計用于高速驅動長距離信號，并且功率太大而無法放置在封裝內部。相反，英特爾設計師提出了一種調整接口的方案，以調整信號需要傳輸的距離，將有功功率降低約50％，同時還減少了過程中電源狀態切換所需的時間，Nagisetty說。

　　PIPE V5.2支持短距離應用。（來源：英特爾）

　　“我們可以節省電力，如果我們能夠采用PCI Express接口并真正調低它，我們實際上可以以更低的成本創建更簡單的設計，”她說。由此產生的PIPE規范不僅使設計人員能夠在單個封裝內以顯著的功耗降低互連芯片，而且使他們能夠靈活地在設計過程的后期決定其設計的某些元件是板級還是封裝級元件。

　　除了Kaby Lake G之外，英特爾Stratix 10 FPGA的設計 - 以多個代工廠在同一封裝中的多個技術節點構建的芯片 - 以及英特爾的Lakefield工藝 - 將多個技術節點上的英特爾芯片整合到同一個封裝中 - 給了英特爾Nagisetty說，對如何將多個來源的芯片串聯起來有很多見解。

　　“基本上，你需要標準和規范支持互操作性，”她說，不僅包括界面，還包括材料規格，以確保不同制造工廠使用的不同材料兼容。