早在2018年的時候,高通就有過一段隱晦的暗示,意思是別太相信芯片代工廠的芯片工藝,他們現(xiàn)喜歡將數(shù)字弄得小一點,臺積電、三星都有類似的問題。

而在2019年的時候,臺積電也承認了這個問題,當時的技術研究副總經理黃漢森表示,現(xiàn)在的XXnm其實與晶體管柵極已經不是絕對相關了,工藝節(jié)點已經變成了一種營銷游戲。

但實話實說,雖然臺積電算是承認了所謂的工藝節(jié)點有問題,但大家依然還是以工藝節(jié)點來評價各代工廠的芯片技術。

比如2020年臺積電、三星達到了5nm,而英特爾還在10nm,大家認為英特爾肯定落后于三星、臺積電。而2022年三星、臺積電會進入3nm,而英特爾可能進入7nm,明顯英特爾落后2代了。

但臺積電、三星的3nm又真正的是3nm么?英特爾的7nm又是真正的7nm么,這可就真的是一筆糊涂賬了。

不過好在外界對于芯片工藝,還有另外的一個評價方法,那就是晶體管密度。我們知道芯片是由晶體管組成的,工藝的提升,是以縮小晶體管的溝道長度為目標的,工藝越先進,溝道長度越短,晶體管密度就越大。

所以一直以來,在這些芯片制造廠對外宣稱的工藝不可信時,一些權威機構,就喜歡用晶體管密度來看大家的技術差異性,密度相同,工藝就基本相同。

近日Digitimes分析了三星、臺積電、Intel及IBM四家的半導體工藝密度問題,對比了10nm、7nm、5nm、3nm及2nm的情況,我們發(fā)現(xiàn)或許只有intel是清白的,其它幾家的工藝真的水分太大了。

為何這么說?如上圖所示,如果從晶體管密度來看,intel的10nm工藝,晶體管密度達到了1．06億個每平方毫米,比三星、臺積電的7nm還要強。

而intel的7nm,晶體管密度會達到1．8億個每平方毫米,比三星的3nm(1．7億個)、臺積電的5nm(1．73億個)要強。

而intel的5nm,晶體管密度會達到3億個每平方毫米,比臺積電的3nm(2．9億個)要強,直追IBM之前公布的2nm工藝(3．33億個)。

而intel的3nm,晶體管密度會達到5．2億個每平方毫米,比臺積電公布的2nm工藝(4．9億個)要強。

關于這個晶體管密度,我們還可以反向驗證一下,麒麟9000是153億個晶體管,其面積不到100平方毫米,算下來大約是1．7億個晶體管每平方毫米,是與臺積電的5nm工藝(1．73億)基本吻合的。

可以說,大家真也不必太過于關注什么5nm、3nm這個工藝了,真的是水分較大,各企業(yè)橫向之間不太好比較了,比如intel的10nm就一定差于三星的7nm?真不好說。只能同一企業(yè)縱向比較,比如臺積電的5nm肯定強于7nm,臺積電的3nm肯定強于5nm。

但不管怎么樣,臺積電、三星們的這個營銷游戲,真的太成功了,至少一般的網友已經成功的被他們洗臉了,早就相信3nm就是3nm了。