基于Innovus工具的IR Drop自動化修復(fù)
2021年電子技術(shù)應(yīng)用第8期
萬 健1，王 碩1，邱 歡1，陳飛陽1，葉 林1，武辰飛1，2，歐陽可青1，2
1.深圳市中興微電子技術(shù)有限公司 后端設(shè)計(jì)部，廣東 深圳518055； 2.移動網(wǎng)絡(luò)和移動多媒體技術(shù)國家重點(diǎn)實(shí)驗(yàn)室，廣東 深圳 518055
摘要： 在先進(jìn)工藝節(jié)點(diǎn)下，芯片電源網(wǎng)絡(luò)的電阻增加和高密度的晶體管同時(shí)翻轉(zhuǎn)會在VDD和VSS上產(chǎn)生電壓降(IR Drop)，導(dǎo)致芯片產(chǎn)生時(shí)序問題和功能性障礙。采用基于Innovus工具的三種自動化IR Drop修復(fù)流程在PR (Placement and Route)階段優(yōu)化模塊的動態(tài)IR Drop。結(jié)果表明，Pegasus PG Fix Flow和IR-Aware Placement這兩種方法能分別修復(fù)設(shè)計(jì)的48%和33.8%的IR Drop違例，且不會惡化時(shí)序和DRC（Design Rule Check），而IR-Aware PG Strape Addition這種方法的優(yōu)化力度相對較小，且會使DRC有較大程度的惡化。
中圖分類號： TN402
文獻(xiàn)標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.219801
中文引用格式： 萬健，王碩，邱歡，等. 基于Innovus工具的IR Drop自動化修復(fù)[J].電子技術(shù)應(yīng)用，2021，47(8)：43-47.
英文引用格式： Wan Jian，Wang Shuo，Qiu Huan，et al. Automatic IR drop fixing with Innovus implementation system[J]. Application of Electronic Technique，2021，47(8)：43-47.
文獻(xiàn)標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.219801
中文引用格式： 萬健，王碩，邱歡，等. 基于Innovus工具的IR Drop自動化修復(fù)[J].電子技術(shù)應(yīng)用，2021，47(8)：43-47.
英文引用格式： Wan Jian，Wang Shuo，Qiu Huan，et al. Automatic IR drop fixing with Innovus implementation system[J]. Application of Electronic Technique，2021，47(8)：43-47.
Automatic IR drop fixing with Innovus implementation system
Wan Jian1，Wang Shuo1，Qiu Huan1，Chen Feiyang1，Ye Lin1，Wu Chenfei1，2，Ouyang Keqing1，2
1.Department of Back-End Design，Sanechips Technology Co.，Ltd.，Shenzhen 518055，China； 2.State Key Laboratory of Mobile Network and Mobile Multimedia Technology，Shenzhen 518055，China
Abstract： At the advanced process nodes, due to resistive power grid and simultaneous switching of close instances, there is a voltage reduction(IR drop) on VDD nets and an increase on VSS nets. IR drop may cause timing issues and functional failures of chips. In this paper, three automatic IR drop fixing flows based on Innovus implementation system were used to avoid and fix the possible dynamic IR drop issues during the PR(Placement and Route) stage. The results show that the Pegasus PG fix flow and IR-Aware placement flow could reduce the IR drop violations of 48.0% and 33.8% respectively, and would not deteriorate the timing and DRC(Design Rule Check). However, the optimization effect of IR drop issues was relatively small with IR-Aware PG strape addition flow and DRC greatly deteriorated.
Key words : chip design；Innovus implementation system；IR drop fixing
0 引言
在先進(jìn)工藝節(jié)點(diǎn)下，芯片集成度極大提高，電源網(wǎng)絡(luò)的電阻增加和高密度的晶體管(可稱為Cell)同時(shí)翻轉(zhuǎn)會在供電線(Power nets and Ground nets，簡稱PG)上產(chǎn)生IR Drop[1-4]。先進(jìn)工藝下，5%～10%的IR Drop可能會引起時(shí)序問題，20%～30%的IR Drop可能會導(dǎo)致功能性障礙，因此在芯片設(shè)計(jì)過程中，IR Drop的預(yù)防和優(yōu)化也就顯得越來越重要。
本文中，基于Cadence公司的自動化布局布線工具Innovus，利用IR-Aware Placement、IR-Aware PG Strape Addition和Pegasus PG Fix Flow這三種方法自動化修復(fù)設(shè)計(jì)的動態(tài)IR Drop，并對比分析各方法的優(yōu)化效果。
本文詳細(xì)內(nèi)容請下載：http://m.jysgc.com/resource/share/2000003697。
作者信息：
萬 健1，王 碩1，邱 歡1，陳飛陽1，葉 林1，武辰飛1，2，歐陽可青1，2
(1.深圳市中興微電子技術(shù)有限公司 后端設(shè)計(jì)部，廣東 深圳518055；
2.移動網(wǎng)絡(luò)和移動多媒體技術(shù)國家重點(diǎn)實(shí)驗(yàn)室，廣東 深圳 518055)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。