可能很多人已經聽到過Chiplet這個詞，并且也通過各路大咖的報告和演講對Chiplet有了非常多的了解，甚至很多人將其視為延續“摩爾定律”的新希望。日前，Intel聯合AMD、Arm、高通、臺積電、三星、日月光、谷歌云、Meta、微軟等行業巨頭成立Chiplet標準聯盟，制定了通用Chiplet的高速互聯標準“Universal Chiplet Interconnect Express”（以下簡稱“UCIe”），旨在共同打造Chiplet互聯標準、推進開放生態。

　　本文引用地址：http://www.eepw.com.cn/article/202203/432179.htm

　　其實不管你叫它“芯粒”還是“小芯片”，都基本涵蓋了Chiplet的核心意義，那就是在芯片封裝中容納下多個小而獨立的芯片單元，而且這種單元跟傳統的多核概念有很大的不同，這是典型的多功能異構架構。但是芯粒是否算是摩爾定律的新希望，筆者認為這要分幾個層面去看。

　　如果你把摩爾定律當作物理學意義的闡述，那么Chiplet并不涉及物理學意義上的門電路間隔的縮減；如果你把摩爾定律當作一個電子學的主頻性能提升，那么Chiplet可能并不牽扯到能夠影響主頻的提升。以上兩個方面如果繼續保持摩爾定律的前進，根本上還是基于半導體制程的前進，也就是最標準的光刻尺寸的縮減，以及稍微能和Chiplet扯上關系的3D封裝。如果你愿意把摩爾定律當作一個經濟學的詮釋，那么Chiplet可能帶來的并不是簡單的晶體管價格的縮小，但能夠帶來處理性能也就是現在很熱門的單位能耗算力的提升。只不過，似乎很難去做一個時間軸去衡量這種提升到比例罷了。

　　Chiplet本質上是一種對板級電路的單芯片壓縮，在單芯片內實現之前只有在板級才能實現的多個核心芯片集成，借助對空間的壓縮和對部分通用功能單元的共享，提升數據的傳輸效率和系統功耗，從而帶來整體性能的大幅跨越。最近Intel牽頭組建了Chiplet相關的技術聯盟，而最先嘗試該技術的確是Intel的老對手AMD。雖然如今很多IP企業和產業相關企業都非常看好Chiplet的未來，但不得不說，Chiplet在未來的數年內，還只能屬于幾個半導體巨頭之間的競爭游戲。

　　首先，我們從工藝角度來看，有分析表明多芯片集成在越先進工藝下（如5nm）越具有顯著的優勢，因為在800mm2面積的單片系統中，硅片缺陷導致的額外成本占總制造成本的50%以上。從工藝上看，能做到5nm以下的只有TSMC、三星和Intel三家的芯片工廠，縱然代工可以服務廣大客戶，但現在5nm以下的工藝僅僅局限在手機AP，CPU和FPGA，以及部分AI和服務器處理芯片，這些無疑都是昂貴巨頭的競爭禁臠。

　　其次我們從經濟角度來考慮，經濟效益是半導體芯片成功的關鍵，Chiplet雖好但并不是可以隨意去選擇。如果不能降低單位算力的成本或者單位輸出性能的成本，那么Chiplet再好也沒有實際意義。有專門的封裝調研機構分析，如果在200平方毫米以下，沒有必要做chiplets。真正有收益的時候在800平方毫米以上的大芯片。這也是為什么今天超大的芯片用chiplets方案，因為經濟上確實是更合適的。什么樣的芯片尺寸是800平方毫米以上呢？我們知道的手機AP都在200以下，蘋果的A系列也不過200出頭，NVIDIA的3080 GPU尺寸在600左右。能夠超過800的芯片可能只有桌面級的CPU，蘋果的M1 Max，FPGA以及各類AI大芯片，這些都是妥妥的金錢游戲。更重要的是，小廠商就算想玩，昂貴的封裝和流片費用都可能讓你望而卻步。

　　當然，Chiplet根本上還是一個芯片內的創新架構，隨著技術上的不斷演進和工藝的成熟以及IP成本的降低，未來飛入尋常百姓家也不是不可能的事情，但是很明顯從第一批的聯盟用戶，Intel、AMD、Arm、高通、臺積電、三星、日月光、谷歌云、Meta、微軟全都是不差錢的玩家，Chiplet是會成為新的架構革命，還是成為算力巨頭們的新技術壁壘，我們只能拭目以待。