12 月 24 日消息，半導(dǎo)體連接 IP 企業(yè) Alphawave Semi 當(dāng)?shù)貢r間本月 20 日宣布推出全球首個 64Gbps 高速 UCIe D2D（注：Die-to-Die，裸片對裸片）互聯(lián) IP 子系統(tǒng)。

Alphawave 表示其第三代 64Gbps UCIe D2D IP 子系統(tǒng)建立在此前 24Gbps、36Gbps 兩代 UCIe 互聯(lián)的基礎(chǔ)之上，采用臺積電 3nm 工藝成功流片驗證，適用于標(biāo)準(zhǔn)和高級封裝。

該互聯(lián) IP 子系統(tǒng)符合最新 UCIe 規(guī)范，可提供超過 20 Tbps/mm 的邊緣帶寬密度，同時具有超低延遲和功耗。其支持 AXI-4、AXI-S、CXS、CHI 和 CHI-C2C 等通信協(xié)議，能滿足 AI / HPC 應(yīng)用對 Chiplet（芯粒 / 小芯片）系統(tǒng)各組件間高性能互聯(lián)日益增長的需求。

Alphawave 特別提到 UCIe 規(guī)范在構(gòu)建客戶自定義 HBM 內(nèi)存基礎(chǔ)裸片（Base Die）方面的重要作用：通過 UCIe 連接可更有效利用主芯粒的邊緣位置，極大地優(yōu)化了 AI 應(yīng)用中的內(nèi)存事務(wù)。

UCIe 聯(lián)盟營銷工作組主席 Brian Rea 表示：

UCIe 聯(lián)盟很高興看到成員實現(xiàn)流片等關(guān)鍵里程碑，這表明 UCIe 規(guī)范的采用率越來越高。

UCIe 是芯粒行業(yè)的基石，為高速、低延遲的 die-to-die 互聯(lián)提供了強(qiáng)大的解決方案。通過采用開放標(biāo)準(zhǔn)，我們使行業(yè)能夠加速創(chuàng)新、縮短上市時間并提供突破性技術(shù)。